TUSB2E221 USB 2.0-eUSB2 双路中继器

1 特性

- 符合 USB 2.0 和 eUSB2 标准（修订版 1.2）
- 支持低速 (LS)、全速 (FS)、高速 (HS)
- 20ps 卓越高速总抖动
- 寄存器访问协议接收器功能
- 双路独立中继器
- 2:2 交叉开关多路复用器（仅限 DSBGA 封装）
- 支持主机和设备模式 (DRD)
- 使用 VIOSEL 引脚可在 1.2V 和 1.8V 控制或 I²C 电平之间进行选择
- 自动检测 I²C 或自举引脚选项
  - 用于 USB 2.0 高速通道补偿设置的三个自举引脚
  - I²C 器件接口支持更多配置
- 器件型号
  - eUSB2 1.0V 或 1.2V 信令接口
  - 适用于不同产品外形尺寸的四个 eUSB2 布线损耗补偿级别：2.5、5、7.5 和 10 英寸
- 支持自动恢复 ECR 以及 L2 中断恢复模式
- 支持 CTA-936 USB Carkit UART
- 支持可选 BC1.2 CDP 电池充电和检测
- EQ 引脚的可选 GPIO 模式，用于调试和 I²C ↔ GPIO（通过 EQ0/1）
- I²C 可访问调试功能适用于制造测试

2 应用

- 通信设备
- 企业系统
- 笔记本电脑和台式机
- 工业
- 平板电脑
- 便携式电子产品

3 说明

TUSB2E221 允许在使用较低电压工艺的较新处理器上实现符合 USB 2.0 标准的端口。

TUSB2E221 是一款支持器件和主机模式的 USB eUSB2-USB 2.0 中继器。TUSB2E221 支持 USB 低速 (LS)、全速 (FS) 和高速 (HS) 信号。

TUSB2E221 旨在连接在 1.2V 单端信令下工作的 eUSB2 eDSPr 或 eUSPr。

TUSB2E221 采用多项专利设计，可提供强大的互操作性、出色的性能和功率。

对于没有 I²C 接口的系统，该器件提供 8 个单独的设置，带有三个适用于高达 17.5Ω 的 USB 2.0 通道等效串联电阻 (ESR) 的自举引脚。针对不同级别的 eUSB2 布线长度补偿需求（最长 10 英寸），多个器件版本可供使用。

通过 I²C 接口，用户可以更灵活地微调器件的 RX 和 TX 设置。可用设置包括 RX 均衡、RX 静噪阈值、RX 断开阈值、TX 振幅、TX 压摆率和 TX 预加重。

该器件通过三个 EQ 引脚提供各种调试选项，这些引脚可配置用以监控各种 USB 总线状态或中断，以及可以提供 SoC 调试功能的 CTA-936 UART 模式控制。EQ0 和 EQ1 可用作通用 I²C 至 GPIO 桥接器件。

封装信息

器件型号	封装(1)	封装尺寸(2)
TUSB2E221	VBW（WQFN，20）	3mm × 3mm
	YCG（DSBGA，25）	2mm × 2mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。



简化版原理图

本资源的原文使用英文撰写。为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

内容

1 特性 1
2 应用 1
3 说明 1
4 器件型号 3
5 引脚配置和功能 4
6 规格 8
6.1 绝对最大额定值 8
6.2 ESD 等级 8
6.3 建议运行条件 8
6.4 热性能信息 9
6.5 电气特性 9
6.6 开关特性 15
6.7 时序要求 17
6.8 典型特性 19
7 参数测量信息 20
8 详细说明 21
8.1 概述 21
8.2 功能方框图 21
8.3 特性说明 22
8.4 器件功能模式 22
8.5 编程 27
9 寄存器映射 30
9.1 TUSB2E221 寄存器 30
10 应用和实施 51
10.1 应用信息 51
10.2 典型应用：双端口系统 51
10.3 电源相关建议 52
10.4 布局 53
11 器件和文档支持 55
11.1 文档支持 55
11.2 接收文档更新通知 55
11.3 支持资源 55
11.4 商标 55
11.5 静电放电警告 55
11.6 术语表 55
12 修订历史记录 56
13 机械、封装和可订购信息 56

Copyright © 2025 Texas Instruments Incorporated

4 器件型号

下表介绍了 TUSB2E221x 器件型号之间的主要差异

表 4-1. 器件型号信息

可订购器件	封装 类型	基于帧的 LP 模式(1)
TUSB2E2211001YCG	WCSP	启用
TUSB2E2211005YCG(2)		禁用
TUSB2E2211001VBW(2)	WQFN	启用
TUSB2E2211005VBW		禁用

(1) 请参阅*基于帧的低功耗模式*部分
(2) 尚未发布。有关 eUSB2 1.0V 信令接口、1.2V I2C 接口和 1.2V GPIO 接口等器件型号的详细信息和供货情况，请参阅 *节 11.3* 并联系 TI。

有关具有 eUSB2 1.0V 信令接口、不同的 7 位 I²C 地址和更低功耗内部嵌入式应用的器件型号的详细信息和供货情况，请参阅 *节 11.3*。

表 4-2. 寄存器映射默认值

I²C 偏移	CAT2 默认	CAT6 默认
0x30	0x79	0x79
0x31	0x39	0x39
0x32	0xD4	0xD4
0x33	0x75	0x75
0x37	0x40	0x40
0x38	0x4C	0x4C
0x39	0x22	0x22
0x10	0x50	0x00
0x70	0x79	0x79
0x71	0x39	0x39
0x72	0x94	0x94
0x73	0x75	0x75
0x77	0x40	0x40
0x78	0x4C	0x4C
0x79	0x22	0x22
0x50	0x50	0x00

Copyright © 2025 Texas Instruments Incorporated

5 引脚配置和功能



图 5-1. YCG 封装，25 引脚 DSBGA（俯视图）



图 5-2. VBW 封装 20 引脚 WQFN （顶视图）

Copyright © 2025 Texas Instruments Incorporated

表 5-1. 引脚功能

引脚			I/O	复位状态	关联的 ESD 电源	说明
名称	VBW	YCG				
CROSS	–	C2	数字输入	不适用	VDD3V3	指示多路复用器方向。用于指定内部交叉开关的方向 CROSS = 低电平：eUSB0 « – » USBA 和 eUSB1 « – » USBB CROSS = 高电平：eUSB0 « – » USBB 和 eUSB1« – » USBA 在将 RESETB 置为无效时采样
DNA	9	B5	模拟 I/O	高阻态	VDD3V3	USB 端口 A D- 引脚
DPA	10	A5	模拟 I/O	高阻态	VDD3V3	USB 端口 A D+ 引脚
DNB	7	D5	模拟 I/O	高阻态	VDD3V3	USB 端口 B D- 引脚
DPB	6	E5	模拟 I/O	高阻态	VDD3V3	USB 端口 B D+ 引脚
eDN0	17	B1	模拟 I/O	高阻态	VDD1V8	eUSB2 端口 0 D- 引脚
eDP0	16	A1	模拟 I/O	高阻态	VDD1V8	eUSB2 端口 0 D+ 引脚
eDN1	19	D1	模拟 I/O	高阻态	VDD1V8	eUSB2 端口 1 D- 引脚
eDP1	20	E1	模拟 I/O	高阻态	VDD1V8	eUSB2 端口 1 D+ 引脚
EQ0	2	E2	数字 I/O	内部下拉电阻器 1MΩ 典型值（复位后禁用））	VDD3V3	（请参阅表 5-2）
EQ1	4	E3	数字 I/O	内部下拉电阻器 1MΩ 典型值（复位后禁用））	VDD3V3	（请参阅表 5-2）
EQ2/INT	12	A4	数字 I/O	内部下拉电阻器 1MΩ 典型值（复位后禁用））	VDD3V3	I^2C 模式：对系统非 I^2C 模式的开漏低电平有效敏感型中断输出：（请参阅表 5-2）
GND	8	B3	GND	不适用	不适用	GND
		C1				
		C4				
	18	C5				
		D3				
RESETB	5	E4	数字输入	不适用	VDD1V8	低电平有效复位。RESETB 置为无效后，两个中继器会启用并处于 eUSB2 默认模式，等待来自 eDSPr 或 eUSPr 配置。
SCL	13	A3	数字 I/O	内部下拉电阻器 1MΩ 典型值（复位后禁用））	VDD3V3	I^2C 时钟开漏 I/O。
SDA	14	A2	数字 I/O	内部下拉电阻器 1MΩ 典型值（复位后禁用））	VDD3V3	双向 I^2C 数据。开漏 I/O。通过外部电阻器上拉至 I^2C 电源轨
VDD1V8	11	B4	PWR	不适用	不适用	1.8V 模拟电源电压
		D4				
VDD3V3	1	B2	PWR	不适用	不适用	3.3V 电源电压
	15	D2				

设备模式矩阵（请参阅 表 5-2）

SCL	SDA	模式
低	低	非 I^2C USB 中继器（请参阅 表 5-3）
低	高	非 I^2C USB 中继器（请参阅表 5-3）在主机模式下启用 BC 1.2 CDP 广播
高	低	非 I^2C USB 中继器（请参阅 表 5-5）
高	高	I^2C 启用

Copyright © 2025 Texas Instruments Incorporated

表 5-1. 引脚功能（续）

引脚			I/O	复位状态	关联的 ESD 电源	说明
名称	VBW	YCG				
VIOSEL	3	C3	数字输入	不适用	VDD3V3	VIOSEL 用于为 GPIO、CROSS 和 I²C 选择数字 I/O 输入电压 VIOSEL = VSS 将器件设置为 1.2V I/O 模式 VIOSEL = VDD1V8 将器件设置为 1.8V I/O 模式 VIOSEL 引脚是实时控制，而不仅仅是在上电复位时锁存。上电复位后，当该引脚动态变化时请小心，因为输出电压可能会从 1.2V 变为 1.8V。

表 5-2. 设备模式配置

SCL	SDA	EQ0	EQ1	EQ2	eUSB0	eUSB1	I2C 接口	主机模式下的 USBA 和 USBB CDP 广播
低电平/悬空	低电平/悬空	USB2 PHY 配置			USB 中继器	USB 中继器	禁用	禁用
低电平/悬空	高	USB2 PHY 配置			USB 中继器	USB 中继器	禁用	启用
高	低电平/悬空	eUSB PHY 配置		高阻态	USB 中继器	USB 中继器	禁用	禁用
高	高	低电平/悬空	低电平/悬空	INT 中断输出	USB 中继器	USB 中继器	启用	每寄存器
高	高	高	低电平/悬空	INT 中断输出	Carkit UART 旁路	USB 中继器	启用	每寄存器
高	高	低电平/悬空	高	INT 中断输出	USB 中继器	Carkit UART 旁路	启用	每寄存器
高	高	高	高	INT 中断输出	Carkit UART 旁路	Carkit UART 旁路	启用	每寄存器

使用 表 5-3 的 eUSB PHY 配置假设器件和主机之间的通道为 5 英寸 FR4。

表 5-3. USB2 PHY 配置

EQ0	EQ1	EQ2	USB2 PHY 补偿级别	eUSB0/1 通道	USB ESR(1) (Ω)
低电平/悬空	低电平/悬空	低电平/悬空	0 级	5 英寸 FR4	USB A：2.5 USB B：2.5
高	低电平/悬空	低电平/悬空	1 级	5 英寸 FR4	USB A：10 USB B：10
低电平/悬空	高	低电平/悬空	2 级	5 英寸 FR4	USB A：17.5 USB B：17.5
高	高	低电平/悬空	3 级	5 英寸 FR4	USB A：10 USB B：17.5
低电平/悬空	低电平/悬空	高	4 级	5 英寸 FR4	USB A：2.5 USB B：10
高	低电平/悬空	高	5 级	5 英寸 FR4	USB A：10 USB B：2.5
低电平/悬空	高	高	6 级	5 英寸 FR4	USB A：17.5 USB B：2.5
高	高	高	7 级	5 英寸 FR4	USB A：2.5 USB B：17.5

(1) 等效串联电阻 (ESR) 是器件与 USB 连接器（例如开关、多路复用器等）之间的任何电阻的组合。

Copyright © 2025 Texas Instruments Incorporated

表 5-4. USB2 PHY 补偿级别

	USB2 PHY 补偿级别							
寄存器	0 级	1 级	2 级	3 级	4 级	5 级	6 级	7 级
E_EQ_Px	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值
E_HS_TX_AMPLITUDE_Px	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值
E_HS_TX_PRE_EMPHASIS_Px	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值
U_EQ_Px	USB A：0x0 USB B：0x0	USB A：0x2 USB B：0x2	USB A：0x5 USB B：0x5	USB A：0x5 USB B：0x2	USB A：0x2 USB B：0x0	USB A：0x0 USB B：0x2	USB A：0x0 USB B：0x5	USB A：0x5 USB B：0x0
U_SQUELCH_THRESHOLD_Px	USB A：0x4 USB B：0x4	USB A：0x5 USB B：0x5	USB A：0x6 USB B：0x6	USB A：0x6 USB B：0x5	USB A：0x5 USB B：0x4	USB A：0x4 USB B：0x5	USB A：0x4 USB B：0x6	USB A：0x6 USB B：0x4
U_DISCONNECT_THRESHOLD_Px	USB A：0x5 USB B：0x5	USB A：0x8 USB B：0x8	USB A：0x8 USB B：0x8	USB A：0x8 USB B：0x8	USB A：0x8 USB B：0x5	USB A：0x5 USB B：0x8	USB A：0x5 USB B：0x8	USB A：0x8 USB B：0x5
U_HS_TX_AMPLITUDE_Px	USB A：0x5 USB B：0x5	USB A：0x9 USB B：0x9	USB A：0xD USB B：0xD	USB A：0xD USB B：0x9	USB A：0x9 USB B：0x5	USB A：0x5 USB B：0x9	USB A：0x5 USB B：0xD	USB A：0xD USB B：0x5
U_HS_TX_PRE_EMPHASIS_Px	USB A：0x0 USB B：0x0	USB A：0x1 USB B：0x1	USB A：0x3 USB B：0x3	USB A：0x3 USB B：0x1	USB A：0x1 USB B：0x0	USB A：0x0 USB B：0x1	USB A：0x0 USB B：0x3	USB A：0x3 USB B：0x0

表 5-5. eUSB PHY 配置

EQ0	EQ1	EQ2	eUSB PHY 补偿级别	eUSB0 ESR(1) (Ω)	eUSB1 ESR (1) (Ω)	USBA (DPA/DNA) ESR (1) (Ω)	USBB (DPB/DNB) ESR (1) (Ω)
低电平/悬空	低电平/悬空	低电平/悬空	0 级	2.5	2.5	2.5	2.5
高	低电平/悬空	低电平/悬空	1 级	7.5	7.5	2.5	2.5
低电平/悬空	高	低电平/悬空	2 级	15	15	2.5	2.5
高	高	低电平/悬空	3 级	25	25	2.5	2.5

(1) 等效串联电阻 (ESR) 是器件与 USB 连接器（例如开关、多路复用器等）之间或器件与 SOC 的任何电阻的组合。

表 5-6. eUSB PHY 补偿级别

	eUSB PHY 补偿级别			
寄存器	0 级	1 级	2 级	3 级
E_EQ_Px	0x1	0x3	0x7	0x10
E_HS_TX_AMPLITUDE_Px	0x3	0x3	0x5	0x7
E_HS_TX_PRE_EMPHASIS_Px	0x1	0x2	0x4	0x6
U_EQ_Px	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值
U_SQUELCH_THRESHOLD_Px	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值
U_DISCONNECT_THRESHOLD_Px	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值
U_HS_TX_AMPLITUDE_Px	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值
U_HS_TX_PRE_EMPHASIS_Px	寄存器默认值	寄存器默认值	寄存器默认值	寄存器默认值

Copyright © 2025 Texas Instruments Incorporated

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）(1)

		最小值	最大值	单位
电源电压范围	V_{DD3V3}	-0.3	4.32	V
模拟电源电压范围	V_{DD1V8}	-0.3	2.1	V
电压范围	DPA、DNA、DPB、DNB（启用 OVP）、总共 1000 个短暂事件、累计持续时间为 1000 小时。	-0.3	6	V
电压范围	eDP0、eDN0、eDP1、eDN1	-0.3	1.6	V
电压范围	CROSS、RESETB、EQ0、EQ1、SCL、SDA、EQ2/INT、VIOSEL	-0.3	2.1	V
结温	$T_{J(max)}$		125	°C
贮存温度	T_{stg}	-65	150	°C

(1) 超出*绝对最大额定值*运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在*建议运行条件*以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准，所有引脚(1)	±1500	V
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准，所有引脚(2)	±500	

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
V_{DD3V3}	电源电压 (VDD3V3)	3.0	3.3	3.6	V
V_{DD1V8}	模拟电源电压(VDD1V8)	1.62	1.8	1.98	V
$V_{_I2C_Pullup}$	I2C 和 GPIO 开漏总线电压（1.2V 模式）、VIOSEL=VSS	1.08	1.2	1.32	V
$V_{_I2C_Pullup}$	I2C 和 GPIO 开漏总线电压（1.8V 模式）、VIOSEL=VDD1V8	1.62	1.8	1.98	V
T_A	自然通风条件下的工作温度范围	-40		85	°C
T_J	结温	-40		105	°C
T_{CASE}	外壳温度	-40		105	°C
T_{PCB}	PCB 温度（距离器件 1mm）	-40		92	°C

Copyright © 2025 Texas Instruments Incorporated

6.4 热性能信息

热指标(1)		TUSB2E221 VBW (WQFN) 20 引脚	TUSB2E221 YCG (DSBGA) 25 引脚	单位
$R_{\theta JA}$	结至环境热阻	71.9	73.5	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	25.9	0.4	°C/W
$R_{\theta JB}$	结至电路板热阻	31.7	18.9	°C/W
Ψ_{JT}	结至顶部特征参数	0.5	0.2	°C/W
Ψ_{JB}	结至电路板特征参数	30.9	18.9	°C/W

(1) 有关新旧热指标的更多信息，请参阅半导体和 IC 封装热指标应用手册。

6.5 电气特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
POWER						
$P_{WC_1_1V8}$	绝对最坏情况下的功耗 — 一个中继器（仅限 VDD1V8）	VIOSEL 为高电平或低电平，I2C 接口处于活动状态，GPIO 处于输出模式，一个中继器禁用，一个中继器处于带 USB 传输的 HS 模式，最大 RX EQ、TX VOD 和 PE 设置，最大转换密度。			275	mW
$P_{WC_1_3V3}$	绝对最坏情况下的功耗 — 一个中继器（仅限 VDD3V3）	VIOSEL 为高电平或低电平，I2C 接口处于活动状态，GPIO 处于输出模式，一个中继器禁用，一个中继器处于带 USB 传输的 HS 模式，最大 RX EQ、TX VOD 和 PE 设置，最大转换密度。			25	mW
$P_{WC_2_1V8}$	绝对最坏情况下的功耗 — 两个中继器（仅限 VDD1V8）	VIOSEL 为高电平或低电平，I2C 接口处于活动状态，GPIO 处于输出模式，两个中继器都处于带 USB 传输功能的 HS 模式，最大 RX EQ、TX VOD 和 PE 设置，最大转换密度。			550	mW
$P_{WC_2_3V3}$	绝对最坏情况下的功耗 — 两个中继器（仅限 VDD3V3）	VIOSEL 为高电平或低电平，I2C 接口处于活动状态，GPIO 处于输出模式，两个中继器都处于带 USB 传输功能的 HS 模式，最大 RX EQ、TX VOD 和 PE 设置，最大转换密度。			50	mW
$P_{HS_IOC_1}$	USB 音频 ISOC 高速 — 仅限一个中继器	USB 和 eUSB2 的最大 TX Vod/最大 TX PE。平均时间超过 8ms，且带有数据包的帧仅为 1 µ Frame。Toffthreshold = 1/32。主机外设模式。启用基于帧的低功耗模式			70	mW
$P_{HS_IDLE_LP_1}$	高速空闲（主机模式）— 一个中继器	L0.Idle。T_A = 85°C。（25℃ 时的典型值）。eUSB2 和 USB 的默认 PHY 调优设置。启用基于帧和响应的低功耗模式		26	70	mW
$P_{HS_IDLE_LP_1}$	高速空闲（外设模式）— 一个中继器	L0.Idle。T_A = 85°C。（25℃ 时的典型值）。eUSB2 和 USB 的默认 PHY 调优设置。禁用基于帧的低功耗模式，启用基于响应的低功耗模式		108	200	mW
P_{PD}	已断电	器件已通电，RESETB = 低电平，T_A = 25℃，（DP/DN 电压 ≤ VDD3V3）。			10	µW

Copyright © 2025 Texas Instruments Incorporated

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
$P_{Disabled}$	禁用	器件已通电，I2C/GPIO 接口正常工作但处于空闲状态，两个中继器都已禁用且置于其最低功耗状态，并且无法正常工作。T_A = 25℃，（DP/DN 电压 ≤ VDD3V3）。			100	µW
P_{Detach_1}	USB 未连接 — 一个中继器	I2C/GPIO 接口空闲，一个中继器禁用，一个中继器连接到 eUSB PHY 并等待 USB 连接事件。T_A = 25℃，（DP/DN 电压 ≤ VDD3V3）			100	µW
P_{Detach_2}	USB 未连接 — 两个中继器	I2C/GPIO 接口空闲，两个中继器都连接到 eUSB PHY 并等待 USB 连接事件。T_A = 25℃，（DP/DN 电压 ≤ VDD3V3）			150	µW
$P_{Suspend_2}$	L2 暂停	I2C/GPIO 接口空闲，USB 链路处于 L2，两个中继器都在监视恢复/远程唤醒事件。T_A = 25℃，（DP/DN 电压 ≤ VDD3V3）			150	µW
P_{Sleep_2}	L1 睡眠 P_{sleep_2}	I2C/GPIO 接口空闲，两个中继器都支持 USB 连接，USB 链路处于 L1，这两个中继器都监控 L1 退出事件。T_A = 25℃，（DP/DN 电压 ≤ VDD3V3）			6	mW
$P_{LS_Active_1}$	低速有效 — 一个中继器	I2C/GPIO 接口空闲，一个中继器禁用，另一个中继器处于 LS 模式，最大转换密度。T_A = 85°C。			52	mW
$P_{FS_Active_1}$	全速有效 — 一个中继器	I2C/GPIO 接口空闲，一个中继器禁用，一个中继器处于 FS 模式，最大转换密度。T_A = 85°C。			52	mW
$P_{FS_Active_2}$	全速有效 — 两个中继器	I2C/GPIO 接口空闲，两个中继器都处于 FS 模式，最大转换密度。T_A = 85°C。			68	mW
数字输入						
V_{IH}	高电平输入电压	CROSS、EQ0、EQ1（1.2V 输入模式，VIOSEL = VSS）	0.702			V
V_{IH}	高电平输入电压	CROSS，EQ0，EQ1（1.8V 输入模式，VIOSEL = VDD1V8）	1.053			V
V_{IL}	低电平输入电压	CROSS、EQ0、EQ1（1.2V 输入模式，VIOSEL = VSS）			0.462	V
V_{IL}	低电平输入电压	CROSS，EQ0，EQ1（1.8V 输入模式，VIOSEL = VDD1V8）			0.693	V
V_{IL}	低电平输入电压	VIOSEL（1.8V 输入）			0.613	V
V_{IH}	高电平输入电压	VIOSEL（1.8V 输入）	1.053			V
V_{IL}	低电平输入电压	RESETB（1.2V 或 1.8V 输入模式）			0.35	V
V_{IH}	高电平输入电压	RESETB（1.2V 或 1.8V 输入模式）	0.75			V
I_{IH}	高电平输入电流	V_{IH} = 1.98V，VDD3V3 = 3.0V 或 0V，VDD1V8 = 1.62V 或 0V CROSS，RESETB，EQ0，EQ1			0.5	µA
I_{IL}	低电平输入电流	V_{IL} = 0V，VDD3V3 = 3.0V 或 0V，VDD1V8 = 1.62V 或 0V CROSS，RESETB，EQ0，EQ1			0.5	µA
数字输出						
V_{OH}	高电平输出电压	EQ0，EQ11，EQ2/INT，推挽 I/O 模式，（I_{OH} = 20µA 和最大 3pF C_{load}）（1.2V 输出模式）	0.81			V

Copyright © 2025 Texas Instruments Incorporated

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
V_{OH}	高电平输出电压	EQ0，EQ1，EQ2/INT，推挽 I/O 模式，（I_{OH}= 20μA 和最大 3pF C_{load}）（1.8V 输出模式）	1.21			V
V_{OL}	低电平输出电压	EQ0，EQ1，EQ2/INT，推挽 I/O 模式（I_{OL} = 1mA）（1.2V 输出模式）			0.25	V
V_{OL}	低电平输出电压	EQ0，EQ1，EQ2/INT，推挽 I/O 模式（I_{OL} = 1mA）（1.8V 输出模式）			0.35	V
I_{OL_PP}	推挽模式下的低电平输出电流	EQ0，EQ1，EQ2/INT（1.2V 模式）VIOSEL = GND，VOL = 0.4	2.5	4	6	mA
I_{OL_PP}	推挽模式下的低电平输出电流	EQ0，EQ1，EQ2/INT（1.8V 模式）VIOSEL = VDD1V8，VOL = 0.4	4	6	8	mA
I_{OH_PP}	推挽模式下的高电平输出电流	EQ0，EQ1，EQ2/INT，推挽 I/O 模式（1.2V 输出模式）VIOSEL = GND	22			μA
I_{OH_PP}	推挽模式下的高电平输出电流	EQ0，EQ1，EQ2/INT，推挽 I/O 模式（1.8V 输出模式）VIOSEL = VDD1V8	50			μA
I_{OL}	开漏模式下的输出电流	EQ0，EQ1，EQ2/INT，VOL = 0.4V，VIOSEL = VDD1V8，1.8V 模式	4	10	16	mA
I_{OL}	开漏模式下的输出电流	EQ0，EQ1，EQ2/INT，VOL = 0.4V，VIOSEL = GND，1.2V 模式	4	9.2	16	mA
I2C（SDA、SCL）						
V_{IL}	低电平输入电压，VIOSEL = VSS	SDA，SCL，$V_{_I2C_Pullup}$ = 1.08V 至 1.32V			0.387	V
V_{IL}	低电平输入电压，VIOSEL = VDD1V8	SDA，SCL，$V_{_I2C_Pullup}$ = 1.62V 至 1.96V			0.588	V
V_{IH}	高电平输出电压，VIOSEL = VSS	SDA，SCL，$V_{_I2C_Pullup}$ = 1.08V 至 1.32V	0.833			V
V_{IH}	高电平输出电压，VIOSEL = VDD1V8	SDA，SCL，$V_{_I2C_Pullup}$ = 1.62V 至 1.98V	1.372			V
V_{HYS}	输入迟滞，VIOSEL = VSS	$V_{_I2C_Pullup}$ = 1.08V 至 1.32V	0.020			V
V_{HYS}	输入迟滞，VIOSEL = VDD1V8	$V_{_I2C_Pullup}$ = 1.62V 至 1.98V	0.098			V
I_{IH}	高电平输入漏电流	V_{IH} = 1.98V			0.5	μA
I_{IL}	低电平输入漏电流	V_{IL} = 0V			0.5	μA
I_{OL}	开漏驱动强度	VOL = 0.4V，VIOSEL = VDD1V8，1.8V 模式	8	10	12.6	mA
I_{OL}	开漏驱动强度	VOL = 0.4V，VIOSEL=GND，1.2V 模式	6.8	9	11.9	mA
USBA（DPA、DNA），USBB（DPB、DNB）						
Z_{inp_Dx}	接地阻抗，无上拉/下拉	Vin = 3.6V，V_{DD3V3} = 3.0V，USB 2.0 规范第 7.1.6 节(1)	390			kΩ
C_{IO_Dx}	接地电容	在 240MHz 且驱动器为高阻态时使用 VNA 测得			10	pF
R_{PUI}	上行端口上的总线上拉电阻器（空闲）	USB 2.0 规范第 7.1.5 节(1)	0.92	1.1	1.475	kΩ
R_{PUR}	上行端口上的总线上拉电阻器（接收）	USB 2.0 规范第 7.1.5 节(1)	1.525	2.2	2.99	kΩ
R_{PD}	下行端口上的总线下拉电阻器	USB 2.0 规范第 7.1.5 节(1)	14.35	19	24.6	kΩ
V_{HSTERM}	高速端接电压	USB 2.0 规范第 7.1.6.2 节(1)，高速空闲状态下的输出电压	-10		10	mV
USB 端接						
Z_{HSTERM_P}	驱动器输出电阻（也用作高速端接）	（VOH = 0mV 至 600mV）USB 2.0 规范第 7.1.1.1 节(1)，默认，U_HS_TERM_Px 设置 01	40.6	45	49.4	Ω

Copyright © 2025 Texas Instruments Incorporated

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
Z_{HSTERM_N}	驱动器输出电阻（也用作高速端接）	（VOH = 0mV 至 600mV）USB 2.0 规范第 7.1.1.1 节(1)，默认，U_HS_TERM_Px 设置 01	40.6	45	49.4	Ω
USBA、USBB 输入电平 LS/FS						
V_{IH}	高电平（驱动）	USB 2.0 规范第 7.1.4 节(1)（在连接器处测量）	2			V
V_{IHZ}	高电平（悬空）	USB 2.0 规范第 7.1.4 节(1)（主机下行端口下拉电阻器启用，外部器件上拉 1.5kΩ ±5% 至 3.0V 到 3.6V）。	2.7		3.6	V
V_{IL}	低	USB 2.0 规范第 7.1.4 节(1)			0.8	V
V_{DI}	差分输入灵敏度（迟滞关闭）	|(D+) - (D-)|；USB 2.0 规范图 7-19(1)；（在连接器处测量）V_{CM} = 0.8V 至 2.0V			0.2	V
USBA、USBB 输出电平 LS/FS						
V_{OL}	低	USB 2.0 规范第 7.1.1 节(1)（在 RL 为 1.425kΩ 且连接到 3.6V 的条件下，在连接器处测量。）	0		0.3	V
V_{OH}	高电平（驱动）	USB 2.0 规范第 7.1.1 节(1)（在 RL 为 14.25kΩ 且连接到 GND 的连接器处测量。）	2.8		3.6	V
Z_{FSTERM}	驱动器串联输出电阻	USB 2.0 规范第 7.1.1 节(1)，在 VOL 或 VOH 期间测得	28		46	Ω
V_{CRS2}	输出信号交叉电压	根据 USB 2.0 规范第 7.1.1 节的图 7-8 测量(1)；不包括从空闲状态的第一次转换。DP 上带有外部 1.5kΩ 上拉电阻器，连接到 3.0V	1.3		2	V
V_{CRS}	输出信号交叉电压	根据 USB 2.0 规范第 7.1.1 节的图 7-8 测量(1)；不包括从空闲状态的第一次转换	1.3		2	V
USBA、USBB 输入电平 HS						
V_{HSSQ}	高速静噪/无静噪检测阈值	USB 2.0 规范第 7.1.7.2 节（规格是指峰值差分信号振幅）(1)，在 240MHz 且振幅增大、U_SQUELCH_THRESHOLD_Px 设置 100、V_{CM} = -50mV 至 500mV 的条件下测量	104	126	150	mV
V_{HSDSC}	高速断开检测阈值	USB 2.0 规范第 7.1.7.2 节（规格是指差分信号振幅）(1)。(+22.4%)，U_DISCONNECT_THRESHOLD_Px 设置 0111，V_{CM} = 367mV 至 770mV	697	732	760	mV
$EQ_{_UHS}$	USB 高速数据接收器均衡，（通过抖动间接测量）	240MHz，U_EQ_Px 设置 010	0.62	1.09	1.57	dB
USBA、USBB 输出电平 HS						
V_{HSOD}	高速数据信号摆幅	测量的峰峰值，10%，U_HS_TX_AMPLITUDE_Px 设置 0111，PE 禁用，测试负载是 DP 和 DN 上的理想 45Ω 接地电阻。	792	880	968	mV
V_{HSOL}	高速数据信令低电平、驱动器关闭且端接打开（测量的单端）	USB 2.0 规范第 7.1.7.2 节(1)，PE 禁用，测试负载是 DP 和 DN 上的理想 45Ω 接地电阻。	-10		10	mV
V_{CHIRPJ}	主机/集线器线性调频脉冲 J 电平（差分电压）	USB 2.0 规范第 7.1.7.2 节(1)（PE 禁用。摆幅设置没有影响，但压摆率控制会有影响），测试负载是 DP 上的理想 1.5kΩ 上拉电阻。	700	900	1100	mV

Copyright © 2025 Texas Instruments Incorporated

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
V_{CHIRPK}	器件线性调频脉冲 K 电平（差分电压）	USB 2.0 规范第 7.1.7.2 节(1)（PE 禁用。摆幅设置没有影响，但压摆率控制会有影响），测试负载是 DP 和 DN 上的理想 45Ω 接地电阻。	-900	-760	-500	mV
V_{CHIRPK}	主机/集线器线性调频脉冲 K 电平（差分电压）	USB 2.0 规范第 7.1.7.2 节(1)（PE 禁用。摆幅设置没有影响，但压摆率控制会有影响），测试负载是 DP 上的理想 1.5kΩ 上拉电阻。	-900	-700	-500	mV
$U2_TX_{PE}$	高速 TX 预加重	U_HS_TX_PRE_EMPHASIS_Px 设置 001，测试负载是 DP 和 DN 上的理想 45Ω 接地电阻。	0.62	0.9	1.2	dB
$U2_TX_{PE_UI}$	高速 TX 预加重	U_HS_TX_PE_WIDTH_Px 设置 00（在 PE=2.5dB 设置 101 下测得），测试负载是 DP 和 DN 上的理想 45Ω 接地电阻。	0.25	0.35	0.41	UI
$U2_TX_{PE_UI}$	高速 TX 预加重宽度	U_HS_TX_PE_WIDTH_Px 设置 01（在 PE=2.5dB 设置 101 下测得），测试负载是 DP 和 DN 上的理想 45Ω 接地电阻。	0.35	0.45	0.55	UI
$U2_TX_{PE_UI}$	高速 TX 预加重宽度	U_HS_TX_PE_WIDTH_Px 设置 10（在 PE=2.5dB 设置 101 下测得），测试负载是 DP 和 DN 上的理想 45Ω 接地电阻。	0.44	0.55	0.67	UI
$U2_TX_{PE_UI}$	高速 TX 预加重宽度	U_HS_TX_PE_WIDTH_Px 设置 11（在 PE=2.5dB 设置 101 下测得），测试负载是 DP 和 DN 上的理想 45Ω 接地电阻。	0.54	0.65	0.77	UI
$U2_TX_{CM}$	高速 TX 直流共模	所有摆幅设置且 PE 禁用	100	200	300	mV
eUSB2 端接						
R_{SRC_HS}	高速发送源端接阻抗	eUSB2 规范第 7.1.1 节(2)	33	40	47	Ω
ΔR_{SRC_HS}	高速源阻抗失配	eUSB2 规范第 7.1.1 节(2)			4	Ω
R_{RCV_DIF}	高速差分接收器终端（中继器）	eUSB2 规范第 7.1.2 节(2)	74	80	86	Ω
R_{PD}	eDP/eDN 上的下拉电阻器	eUSB2 规范第 7.3 节(2)，在 LS、FS 和 HS 期间有效	6	8	10	kΩ
R_{SRC_LSFS}	发送输出阻抗	eUSB2 规范第 7.2.1 节(2)，表 7-13 TX 输出阻抗与规范 1.10 版相匹配	28	44	59	Ω
C_{IO_eDx}	差分电容	在 240MHz 处使用 VNA 测得，驱动器高阻态（VCM = 120mV 至 450mV），差分测量。		3.7	5	pF
eUSB0、eUSB1 FS/LS 输入电平						
V_{IL}	单端输入低电平	eUSB2 规范第 7.2.1 节，表 7-13(2)	-0.1		0.399	V
V_{IH}	单端输入高电平	eUSB2 规范第 7.2.1 节，表 7-13(2)	0.819		1.386	V
V_{HYS}	接收单端迟滞电压	eUSB2 规范第 7.2.1 节，表 7-13(2)	43.2			mV
eUSB0、eUSB1 FS/LS 输出电平						
V_{OL}	单端输出低电平	eUSB2 规范第 7.2.1 节，表 7-13(2)			0.1	V
V_{OH}	单端输出高电平	eUSB2 规范第 7.2.1 节，表 7-13(2)	0.918		1.32	V
eUSB0、eUSB1 HS 输入电平						
$V_{CM_RX_AC}$	接收器交流共模（50MHz 至 480MHz）	eUSB2 规范第 7.1.2 节（参考）(2)，适用于 120mV 至 280mV 的直流共模范围。（测试了 RX 功能，并特意进行了 TX 上升/下降时间不匹配和传播延迟不匹配测试）	-60		60	mV
C_{RX_CM}	接收中心抽头电容	eUSB2 规范第 7.1.2 节（参考）(2)	15		50	pF

Copyright © 2025 Texas Instruments Incorporated

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
V_{EHSSQ}	静噪/无静噪检测阈值	eUSB2 规范第 7.1.2 节[2]，（在 240MHz 且振幅增大的情况下作为差分峰值电压测量），V_{CM} = 120mV 至 450mV	47	66	83	mV
$EQ_{_EHS}$	eUSB2 高速数据接收器均衡，（通过抖动间接测量）	240MHz E_EQ_P1x 设置 0010	0.59	1.12	1.4	dB
eUSB0、eUSB1 HS 输出电平						
V_{EHSOD}	发送差分（端接）	测量的峰峰值，R_L = 80Ω，E_HS_TX_AMPLITUDE_ Px 设置 100，理想的 80Ω Rx 差分端接负载	396	440	484	mV
E_TXPE	高速 TX 预加重	E_HS_TX_PRE_EMPHASIS_Px 设置 010	1.01	1.29	1.57	dB

(1) USB 2.0 Promoter Group 2000，USB 2.0 规范，USB 2.0 Promoter Group
(2) USB Implementers Forum (2018)。USB 修订版 2.0 规范的嵌入式 USB2 (eUSB2) 物理层补充，修订版 1.2，USB Implementers Forum

Copyright © 2025 Texas Instruments Incorporated

6.6 开关特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
DPA、DNA、DPB、DNB、HS 驱动器开关特性						
T_{HSR}	上升时间 (10% - 90%)	USB 2.0 规范第 7.1.2 节(1)，U_HS_TX_SLEW_RATE_Px 设置 11，DP 和 DN 上存在理想的 45Ω 接地负载，预加重禁用。	530	625	740	ps
T_{HSF}	下降时间 (10% - 90%)	USB 2.0 规范第 7.1.2 节(1)，U_HS_TX_SLEW_RATE_Px 设置 11，DP 和 DN 上存在理想的 45Ω 接地负载，预加重禁用。	530	625	740	ps
DPA、DNA、DPB、DNB、FS 驱动器开关特性						
T_{FR}	上升时间 (10% - 90%)	USB 2.0 规范图 7-8；图 7-9(1)	4		20	ns
T_{FF}	下降时间 (10% - 90%)	USB 2.0 规范图 7-8；图 7-9(1)	4		20	ns
T_{FRFM}	(T_{FR}/T_{FM})	USB 2.0 规范第 7.1.2 节(1)，不包括从空闲状态的第一次转换	90		111.1	%
DPA、DNA、DPB、DNB、LS 驱动器开关特性						
T_{LR}	上升时间 (10% - 90%)	USB 2.0 规范图 7-8(1)	75		300	ns
T_{LF}	下降时间 (10% - 90%)	USB 2.0 规范图 7-8(1)	75		300	ns
eDP0、eDN0、eDP1、eDN1、HS 驱动器开关特性						
T_{EHSRF}	上升/下降时间 (20% - 80%)	eUSB2 规范第 7.2.1 节(2)，理想 80Ω Rx 差分端接 E_HS_TX_SLEW_RATE_Px 设置 = 01	355	440	525	ps
T_{EHSRF_MM}	发送上升/下降失配	eUSB2 规范第 7.2.1 节(2)，上升/下降失配 = (上升时间 - 下降时间)/(上升和下降时间的平均值) 的绝对差值。			25	%
eDP0、eDN0、eDP1、eDN1、LS/FS 驱动器开关特性						
T_{ERF}	上升/下降时间 (10% - 90%)	eUSB2 规范第 7.2.1 节(2)	2		6	ns
T_{ERF_MM}	发送上升/下降失配	eUSB2 规范第 7.2.1 节(2)			25	%
I2C (SDA)						
T_r	上升时间 (STD)	总线速度 = 100kHz，C_L= 200pF，R_{PU} = 4kΩ，I_{OL} 约为 1mA	600			ns
T_r	上升时间 (FM)	总线速度 = 400kHz，C_L= 200pF，R_{PU} = 2.2kΩ，I_{OL} 约为 2mA	180			ns
T_r	上升时间(FM+)	总线速度 = 1MHz，C_L= 10pF，R_{PU} = 1kΩ，I_{OL} 约为 4mA	72			ns
T_r	上升时间 (STD)	总线速度 = 100kHz，C_L= 200pF，R_{PU} = 4kΩ，I_{OL} 约为 2mA			1000	ns
T_r	上升时间 (FM)	总线速度 = 400kHz，C_L= 200pF，R_{PU} = 1kΩ，I_{OL} 约为 8mA			300	ns
T_r	上升时间(FM+)	总线速度 = 1MHz，C_L= 50pF，R_{PU} = 1kΩ，I_{OL} 约为 4mA			120	ns
T_f	下降时间 (STD)	总线速度 = 100kHz，C_L= 200pF，R_{PU} = 2.2kΩ，I_{OL} 约为 4mA			106.5	ns
T_f	下降时间 (FM)	总线速度 = 400kHz，C_L= 200pF，R_{PU} = 1kΩ，I_{OL} 约为 8mA			106.5	ns
T_f	下降时间 (FM+)	总线速度 = 1MHz，C_L= 90pF，R_{PU} = 1kΩ，I_{OL} 约为 8mA			81.5	ns

Copyright © 2025 Texas Instruments Incorporated

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
T_f	下降时间 (STD)	总线速度 = 100kHz，C_L= 10pF，R_{PU} = 4kΩ，I_{OL} 约为 2mA		6.5		ns
T_f	下降时间 (FM)	总线速度 = 400kHz，C_L= 10pF，R_{PU} = 2.2kΩ，I_{OL} 约为 4mA		6.5		ns
T_f	下降时间 (FM+)	总线速度 = 1MHz，C_L= 10pF，R_{PU} = 1kΩ，I_{OL} 约为 8mA		6.5		ns

(1) USB 2.0 Promoter Group 2000，USB 2.0 规范，USB 2.0 Promoter Group
(2) USB Implementers Forum (2018)。USB 修订版 2.0 规范的嵌入式 USB2 (eUSB2) 物理层补充，修订版 1.2，USB Implementers Forum

Copyright © 2025 Texas Instruments Incorporated

6.7 时序要求

		最小值	标称值	最大值	单位
I/O 时序					
t_{GPIO_PW}	INT 事件的最小 GPIO 脉冲宽度	8			µs
复位时序					
t_{VDD1V8_RAMP}	VDD1V8 达到最小值 1.62V 的斜坡时间			2	ms
t_{VDD3V3_RAMP}	VDD3V3 达到最小值 3.0V 的斜坡时间			2	ms
t_{su_CROSS}	RESETB 置为无效时对 CROSS 采样的建立时间	0			ms
t_{hd_CROSS}	RESETB 置为无效时 CROSS 采样的保持时间	3			ms
$t_{aRESETB}$	RESETB 置为低电平以在通电时完成复位的持续时间	10			µs
t_{RH_READY}	器件准备好接受 RAP 和 I2C 请求以及 eUSB2 接口在 RESETB 置为无效或（VDD1V8 和 VDD3V3）达到建议的最低电压（以较晚者为准）后准备就绪的时间			3	ms
t_{RS_READY}	器件准备好接受 RAP 和 I2C 请求以及通过 I2C 进行软复位后 eUSB2 接口准备就绪的时间			350	µs
中继器时序					
T_{J1E}	当两个中继器中的一个禁用时，eUSB2 至 USB 2.0 的总附加抖动（输出抖动 - 输入抖动）。（还必须包含所有完整的 SOP 位并使用 eUSB2 TX 上升/下降时间偏差和对内传播延迟偏差进行测量，请参阅 $V_{CM_RX_AC}$）[RX EQ 禁用，TX PE 禁用，VOD 标称设置且无输入或输出通道]。出口设置图		25	42	ps
T_{J1I}	当两个中继器中的一个禁用时，USB 至 eUSB2 的总附加抖动（输出抖动 - 输入抖动）。[RX EQ 禁用，TX PE 禁用，VOD 标称设置且无输入或输出通道]。入口设置图		25	42	ps
T_{J2E}	当两个中继器都处于活动状态时，eUSB2 至 USB 的总附加抖动（输出抖动 - 输入抖动）。[RX EQ 禁用，TX PE 禁用，VOD 标称设置且无输入或输出通道]			60	ps
T_{J2I}	当两个中继器都处于活动状态时，USB 至 eUSB2 的总附加抖动（输出抖动 - 输入抖动）。[RX EQ 禁用，TX PE 禁用，VOD 标称设置且无输入或输出通道]			60	ps
$T_{e_to_U_DJ1}$	eUSB2 至 USB 2.0 中继器 FS 抖动至下一次转换（根据针对电源和 GND 差值的 eUSB2 规格 1.1 表 7-13 注释 1 和 2 条件(1)）	-6.0		+6.0	ns
$T_{U_to_e_DJ1}$	USB 2.0 至 eUSB2 中继器 FS 抖动至下一次转换（根据针对电源和 GND 差值的 eUSB2 规格 1.1 表 7-13 注释 1 和 2 条件(1)）	-3.0		+3.0	ns
T_{DJ2_e2U}	eUSB2 至 USB 2.0 方向的中继器 FS 配对转换抖动（相对于 USB 2.0 +/- 1ns 定义的 THDJ2 而言已放宽）	-1.5		+1.5	ns
T_{DJ2_U2e}	USB 2.0 至 eUSB2 方向的中继器 FS 配对转换抖动（相对于 USB 2.0 +/- 1ns 定义的 THDJ2 而言已放宽）	-1.5		+1.5	ns
模式时序					
T_{MODE_SWITCH}	从 UART 旁路模式更改为 USB 模式或反向更改所需的时间			1	µs
T_{UART_START}	进入 UART 旁路模式后开始传输 UART 数据所需的时间			2	ms
I2C (FM+)					
t_{SU_STA}	开始建立时间，SCL（T_r=72ns 至 120ns），SDA（T_f=6.5ns 至 81.5ns），1MHz FM+	260			ns
t_{SU_STO}	停止建立时间，SCL（T_r = 72ns 至 120ns），SDA（T_f = 6.5ns 至 81.5ns），1MHz FM+	260			ns
t_{HD_STA}	开始保持时间，SCL（T_r = 72ns 至 120ns），SDA（T_f= 6.5ns 至 81.5ns），1MHz FM+	260			ns

Copyright © 2025 Texas Instruments Incorporated

		最小值	标称值	最大值	单位
t_{SU_DAT}	数据输入或错误开始/停止，建立时间，SCL（T_r = 72ns 至 120ns），SDA（T_f = 6.5ns 至 81.5ns），1MHz FM+	50			ns
t_{HD_DAT}	数据输入或错误开始/停止，保持时间，SCL（T_r = 72ns 至 120ns），SDA（T_f = 6.5ns 至 81.5ns），1MHz FM+	0			ns
t_{VD_DAT}，t_{VD_ACK}	SDA 输出延迟，SCL（T_r = 72ns 至 120ns），SDA（T_f = 6.5ns 至 81.5ns），1MHz FM+	20		450	ns
$t_{HD_DAT_SL}$	器件传输数据时的数据保持时间	6.67			ns
t_{SP}	抑制干扰宽度	50		91	ns
t_{BUF}	STOP 和 START 条件之间的总线空闲时间（器件必须承受的主机最小规格）	0.5			µs
t_{LOW}	SCL 时钟的低电平周期（器件必须承受的主机最小规格）	0.5			µs
t_{HIGH}	SCL 时钟的高电平周期（器件必须承受的主机最小规格）	0.26			µs
I2C (FM)					
t_{SU_STO}	停止建立时间，SCL（T_r = 180ns 至 300ns），SDA（T_f = 6.5ns 至 106.5ns），400kHz FM	600			ns
t_{HD_STA}	开始保持时间，SCL（Tr = 180ns 至 300ns），SDA（Tf = 6.5ns 至 106.5ns），400kHz FM	600			ns
t_{SU_STA}	开始建立时间，SCL（T_r = 180ns 至 300ns），SDA（T_f = 6.5ns 至 106.5ns），400kHz FM	600			ns
t_{SU_DAT}	数据输入或错误开始/停止，建立时间，SCL（T_r = 180ns 至 300ns），SDA（T_f = 6.5ns 至 106.5ns），400kHz FM	100			ns
t_{HD_DAT}	数据输入或错误开始/停止，保持时间，SCL（T_r = 180ns 至 300ns），SDA（T_f= 6.5ns 至 106.5ns），400kHz FM	0			ns
t_{VD_DAT}，t_{VD_ACK}	SDA 输出延迟，SCL（T_r = 180ns 至 300ns），SDA（T_f = 6.5ns 至 106.5ns），400kHz FM	20		900	ns
$t_{HD_DAT_SL}$	器件传输数据时的数据保持时间	13.5			ns
t_{SP}	抑制干扰宽度	50		91	ns
t_{BUF}	STOP 和 START 条件之间的总线空闲时间（器件必须承受的主机最小规格）	1.3			µs
t_{LOW}	SCL 时钟的低电平周期（器件必须承受的主机最小规格）	1.3			µs
t_{HIGH}	SCL 时钟的高电平周期（器件必须承受的主机最小规格）	0.6			µs
I2C (STD)					
t_{SU_STO}	停止建立时间，SCL（T_r = 600ns 至 1000ns），SDA（T_f = 6.5ns 至 106.5ns），100kHz STD	4			µs
t_{HD_STA}	开始保持时间，SCL（Tr = 600ns 至 1000ns），SDA（Tf = 6.5ns 至 106.5ns），100kHz STD	4			µs
t_{SU_STA}	开始建立时间，SCL（T_r = 600ns 至 1000ns），SDA（T_f = 6.5ns 至 106.5ns），100kHz STD	4.7			µs
t_{SU_DAT}	数据输入或错误开始/停止，建立时间，SCL（T_r = 600ns 至 1000ns），SDA（T_f = 6.5ns 至 106.5ns），100kHz STD	250			ns
t_{HD_DAT}	数据输入或错误开始/停止，保持时间，SCL（T_r = 600ns 至 1000ns），SDA（T_f= 6.5ns 至 106.5ns），100kHz STD	5			µs
t_{VD_DAT}，t_{VD_ACK}	SDA 输出延迟，SCL（T_r = 600ns 至 1000ns），SDA（T_f = 6.5ns 至 106.5ns），100kHz STD			3.45	µs
$t_{HD_DAT_SL}$	器件传输数据时的数据保持时间	13.5			ns
t_{SP}	抑制干扰宽度	50		91	ns
t_{BUF}	STOP 和 START 条件之间的总线空闲时间（器件必须承受的主机最小规格）	4.7			µs
t_{LOW}	SCL 时钟的低电平周期（器件必须承受的主机最小规格）	4.7			µs

Copyright © 2025 Texas Instruments Incorporated

		最小值	标称值	最大值	单位
t_{HIGH}	SCL 时钟的高电平周期（器件必须承受的主机最小规格）	4.0			µs

(1) USB Implementers Forum (2018)。USB 修订版 2.0 规范的嵌入式 USB2 (eUSB2) 物理层补充，修订版 1.2，USB Implementers Forum

6.8 典型特性



TJ1E 用于从 eUSB2 到 USB 的出口方向，TJ1I 用于从 USB 到 eUSB2 的入口方向

图 6-1. 总附加抖动（典型值）

7 参数测量信息



图 7-1. USB 2.0 TX 输出（出口）抖动、眼罩测试设置



图 7-2. eUSB2 TX 输出（入口）抖动、眼罩测试设置

Copyright © 2025 Texas Instruments Incorporated

8 详细说明

8.1 概述

TUSB2E221 是一款双路 eUSB2 转 USB 2.0 中继器，位于 SoC（具有一个或两个 eUSB2 端口）和外部连接器（支持 USB 2.0）之间。可将每个中继器独立配置为主机或设备中继器（DRD 中继器）。

通过在复位时配置 CROSS 引脚，USB 2.0 端口 A 和 B 可通过内部交叉开关交换。在加电复位后，CROSS 引脚被忽略。

8.2 功能方框图



8.3 特性说明

8.3.1 USB 2.0

TUSB2E221 支持两个 USB 2.0 端口。每个端口支持低速、全速和高速运行。

8.3.2 eUSB2

TUSB2E221 支持两个 eUSB2 端口，这些端口可以低速、全速和高速运行。

8.3.3 交叉多路复用器

TUSB2E221 支持交叉多路复用器功能，该功能可将两个 eUSB2 端口中的任何一个映射到两个 USB 2.0 端口，从而提供设计灵活性。

8.4 器件功能模式

8.4.1 中继器模式

在 RESETB 置为无效且经过 t_{RH_READY} 时间后，TUSB2E221 会启用并进入默认状态，准备好接受 eUSB2 数据包。

表 8-1. 主机和/或外设中继器支持的集线器数量

eUSB2 中继器数量	在 HS 下运行的集线器数量	在 FS 下运行的集线器数量	
1	4	2	由于 $T_{e_to_U_DJ1}$ 和 T_{RJR1}，在 FS 下运行的集线器数量减少。由于 SOP 截断和 EOP 拉长，在 HS 运行的集线器数量减少
2	3	1	
0	5	5	参考用非 eUSB2 系统

8.4.2 断电模式

RESETB 置为低电平时，可以用作断电引脚。断电模式会将 TUSB2E221 置于超低功耗模式。

8.4.3 UART 模式

在 I^2C 模式下，GPIO0 默认作为 Carkit UART 模式的使能控制。GPIO0 是一个低电平有效信号，用于启用 Carkit UART 模式。GPIO0 可通过 APU 或 SoC 控制。当 APU 或 SoC 未通电或固件未加载时，GPIO0 为低电平。当 GPIO0 为低电平时，UART 模式允许通过 USB 端口访问 APU 或 SoC 调试接口。

默认的 Carkit UART 方向为 DP → eDP (RX) 和 eDN → DN (TX)。

在 GPIO0 的上升沿，紧接着是 T_{MODE_SWITCH}，TUSB2E221 启用并进入默认状态，准备好接受 eUSB2 端口复位、配置或 RAP。中继器模式被配置为主机或外设，这取决于从 eUSBr 接收到并由中继器确认的 eUSB2 定义的配置。

上电后通过 GPIO0 控制 UART 模式启用。这可以通过 UART-PORTx 寄存器中的 UART_use_bit1_Px 位进行更改，因此可以通过寄存器而不是 GPIO0 控制 UART 模式启用。

Copyright © 2025 Texas Instruments Incorporated

8.4.4 自动恢复 ECR

L1/L2 中的 TUSB2E221 支持可选的主机中继器自动恢复，方法是在 D+/D- 处驱动恢复 K，直至从 eDSPr 接收到 SOResume。此外，TUSB2E221 eUSPh 会保持远程唤醒线路状态，直到从 eDSPr 收到 SORresume。

此自动恢复功能为主机控制器提供了额外的时间来退出低功耗状态并在 TUSB2E221 UDSP 在 1ms (T_{URSM}) 集线器恢复时序要求内发出 SOResume。为了利用这种低功耗特性，主机控制器采用低功耗机制在主机控制器处于低功耗状态时检测 eDSPr 线路上的唤醒。

如果主机控制器能够在 eDSPr 上检测到远程唤醒的 1ms 内启动 SOResume，则不需要此自动恢复功能。

当启用 L2 中断模式时，会禁用此自动恢复 ECR 模式。当启用 L2 中断模式时，当在 UDSP 上检测到远程唤醒但 eUSPh 保持在 SE0 而不是处于远程唤醒状态时，D+/D- 上的恢复 K 仍被驱动。更多详细信息，请参阅 *L2 状态中断模式* 部分。



图 8-1. HS/FS 自动恢复的时序图

8.4.5 L2 状态中断模式

要防止在 eDSP 断电时在 eUSB2 上发出信号，请启用 L2 远程唤醒中断和断开事件中断模式。启用 L2 远程唤醒中断模式时的特殊远程唤醒序列。

- 系统启用中断 USB_REMOTE_WAKE_Px。
- 中继器处于主机模式并已接收到 CM.L2。
- 中继器检测到 USB 2.0 上的唤醒
- 中继器将中断信号置为有效。
- 中继器反映 USB 2.0 上的*恢复*，但在 eUSB2 上不发出信号唤醒。
- 中继器等待 eDSPr 发出恢复开始的信号，中间没有配置、连接或复位序列。
- 中继器和 eDSP 遵循正常的 eUSB2 协议，以在 L0 发出恢复开始和结束信号。



图 8-2. HS/FS 的唤醒中断时序图

Copyright © 2025 Texas Instruments Incorporated

启用断开事件中断模式时的特殊唤醒断开序列

- 系统启用中断 USB_DISCONNECT_Px。
- 中继器处于主机模式并已接收到 CM.L2。
- 中继器检测到 USB 2.0 上断开的 SE0。
- 中继器将中断信号置为有效。
- 在 eDSPr 将 TUSB2E221 重新初始化为主机之前，必须清除中断。
- 中继器不发送信号或报告 eUSB2 上的 USB 2.0 SE0。
- 中继器等待 eDSPr 上电，这从端口复位通知开始。
- 中继器和 eDSP 遵循标准 eUSB2 协议，以主机模式的未连接状态结束。



图 8-3. HS/FS 断开中断的时序图

8.4.6 连接检测中断模式

当启用连接事件检测时，TUSB2E221 会发出中断事件而不是向 eUSB2 发出连接信令号。

- 系统启用中断 USB_DETECT_ATTACH_Px。必须在任何连接事件之前启用中断。
- 中继器处于主机模式。
- 中继器检测到 USB 2.0 连接。
- 中继器可去除 60µs 连接抖动并将中断信号置为有效，而不是向 eUSB2 发出连接信令。
- 在 eDSPr 重新初始化为主机并通过正常机制处理连接之前，必须禁用中断。



图 8-4. HS/FS 连接检测中断的时序图

Copyright © 2025 Texas Instruments Incorporated

8.4.7 GPIO 模式

8.4.7.1 EQ0 作为 GPIO0

EQ0 引脚在加电时进入输入模式，在复位期间对其进行采样。

在 I²C 模式中加电后，EQ0 默认激活针对 eUSB2 端口 0 的高电平有效 UART 模式（旁路模式）使能控制。

可通过 I²C 寄存器写入将 EQ0 引脚配置为输入或输出模式。输出事件通过 I²C 寄存器进行选择。有关更多信息，请参阅 GPIO0_CONFIG 寄存器。

如果已通过 I²C 启用，则可通过 EQ2/INT 将 EQ0 输入状态变化报告为中断。可以通过 I²C 将状态变化触发器编程为边沿触发器或电平触发器。

处于输出模式下的 EQ0 引脚默认为开漏输出，但可以配置为推挽输出。在推挽模式下，EQ0 引脚可驱动高达 3pF 的负载。

当 RESETB 置为有效、置为无效或软复位时，EQ0 引脚将恢复为输入。

在非 I²C 模式下，EQ0 引脚用于 USB PHY 调优。

8.4.7.2 EQ1 作为 GPIO1

EQ1 引脚在加电时进入输入模式，在复位期间对其进行采样。

在 I²C 模式中加电后，EQ1 默认激活针对 eUSB2 端口 1 的高电平有效 UART 模式（旁路模式）使能控制。

可通过 I²C 寄存器写入将 EQ1 引脚配置为输入或输出模式。输出事件通过 I²C 寄存器进行选择。请参阅 GPIO1_CONFIG 寄存器。

如果已通过 I²C 启用，则可通过 EQ2/INT 将 EQ1 输入状态变化报告为中断。可以通过 I²C 将状态变化触发器编程为边沿触发器或电平触发器。

处于输出模式下的 EQ1 引脚默认为开漏输出，但可以配置为推挽输出。在推挽模式下，EQ1 引脚可驱动高达 3pF 的负载。

当 RESETB 置为有效、置为无效或软复位时，EQ1 引脚将恢复为输入。

在非 I²C 模式下，EQ1 引脚用于 USB PHY 调优。

8.4.7.3 EQ2/INT 作为 GPIO2

EQ2/INT 引脚在上电时默认为开漏中断 (INT) 低电平有效输出，但可以通过 I²C 将其编程为推挽输出。在推挽模式下，可以将 EQ2/INT 引脚编程为高电平有效或低电平有效。中断输出是电平敏感型中断。触发事件可通过 I²C 进行控制。

将 EQ2/INT 连接到 APU 可使用中断功能和上拉电阻器（开漏模式）。

EQ2/INT 中断输出可通过 *INT_ENABLE_1/2* 和 *INT_STATUS_1/2* 寄存器进行配置。

在非 I²C 模式下，EQ2/INT 引脚用于 USB PHY 调优。

8.4.8 CROSS

CROSS 引脚控制集成交叉开关多路复用器的方向。

在 RESETDB 置为无效且内部生成复位信号和 1ms 的延迟后，将对 CROSS 引脚进行采样并锁存。

根据*电源相关建议*，系统必须确保 CROSS 在电源斜坡和 RESETB 置为无效方面满足 t_{su_CROSS} 和 t_{hd_CROSS}。

当 RESETB 为高电平时，CROSS 输入状态的变化将被忽略。

表 8-2. eUSB2 到 USB 映射

	CROSS = 0	CROSS = 1
eUSB0（eDP0、eDN0）	USBA（DPA、DNA）	USBB（DPB、DNB）

Copyright © 2025 Texas Instruments Incorporated

表 8-2. eUSB2 到 USB 映射（续）

	CROSS = 0	CROSS = 1
eUSB1（eDP1、eDN1）	USBB（DPB、DNB）	USBA（DPA、DNA）

8.4.9 USB 2.0 高速主机断开检测

USB 2.0 规范未指定在无外部负载的情况下断开期间的高速输出差分摆幅 V_{OD}。仅指定线性调频脉冲电平和 HS 主机断开阈值。规格隐式假设高速输出差分摆幅 V_{OD} 在断开期间会翻倍。但是，断开期间的高速输出差分摆幅取决于 USB 2.0 TX 输出摆幅和预加重设置，因为共模电压的增加会使输出摆幅电平饱和，并且可能不会翻倍。

可以调整高速主机断开阈值以提供更大的裕度，从而避免错误断开以及检测断开失败。具体请参阅表 8-3。

表 8-3. 根据 USB HS TX 振幅和预加重设置的建议 USB 2.0 高速主机断开阈值

	USB HS TX 预加重					
USB HS TX 振幅 (Vp-p)	0.5dB (0h)	0.9dB (1h)	1.2dB (2h)	1.7dB (3h)	2.1dB (4h)	2.5dB (5h)
740mV (0h)	545mV (1h)	545mV (1h)	545mV (1h)	545mV (1h)	545mV (1h)	545mV (1h)
760mV (1h)	565mV (2h)	565mV (2h)	565mV (2h)	565mV (2h)	565mV (2h)	565mV (2h)
780mV (2h)	585mV (3h)	585mV (3h)	585mV (3h)	585mV (3h)	585mV (3h)	585mV (3h)
800mV (3h)	585mV (3h)	585mV (3h)	585mV (3h)	585mV (3h)	585mV (3h)	585mV (3h)
820mV (4h)	605mV (4h)	605mV (4h)	605mV (4h)	605mV (4h)	605mV (4h)	605mV (4h)
840mV (5h)	625mV (5h)	625mV (5h)	625mV (5h)	625mV (5h)	625mV (5h)	625mV (5h)
860mV (6h)	645mV (6h)	645mV (6h)	645mV (6h)	645mV (6h)	625mV (5h)	625mV (5h)
880mV (7h)	645mV (6h)	645mV (6h)	645mV (6h)	645mV (6h)	645mV (6h)	645mV (6h)
900mV (8h)	665mV (7h)	665mV (7h)	665mV (7h)	665mV (7h)	665mV (7h)	645mV (6h)
920mV (9h)	685mV (8h)	685mV (8h)	685mV (8h)	665mV (7h)	665mV (7h)	665mV (7h)
940mV (Ah)	685mV (8h)	685mV (8h)	685mV (8h)	685mV (8h)	665mV (7h)	665mV (7h)
960mV (Bh)	705mV (9h)	705mV (9h)	705mV (9h)	685mV (8h)	685mV (8h)	665mV (7h)
980mV (Ch)	725mV (Ah)	705mV (9h)	705mV (9h)	705mV (9h)	685mV (8h)	685mV (8h)
1000mV (Dh)	725mV (Ah)	725mV (Ah)	705mV (9h)	705mV (9h)	685mV (8h)	685mV (8h)
1020mV (Eh)	725mV (Ah)	725mV (Ah)	725mV (Ah)	705mV (9h)	705mV (9h)	685mV (8h)
1040mV (Fh)	745mV (Bh)	725mV (Ah)	725mV (Ah)	705mV (9h)	705mV (9h)	685mV (8h)

8.4.10 基于帧的低功耗模式

USB2.0 标准定义了每个 125 µs 发生的高速微帧。TUSB2E221 采用专利设计，能够监测每个高速微帧内的空闲状况。如果总线空闲时间超过 7.8125 µs，TUSB2E221 会进入低功耗状态，并在下一个 µSOF 开始之前保持低功耗状态。此功能默认启用，可以通过清除 HOST_FRAME_LP_EN_Px 或 DEVICE_FRAME_LP_EN_Px 位来禁用。

表 8-4 显示了 TUSB2E221 的典型高速空闲功耗示例，具体取决于是否启用了基于帧的低功耗。这些结果假设 TUSB2E221 处于主机中继器模式。

表 8-4. 基于帧的低功耗 (LP) 模式的典型单端口高速空闲功率

HOST_FRAME_LP_EN_Px	1.8V 电流 (mA)	3.3V 电流 (mA)
0（已禁用）	56	2.8
1（已启用）	12	2.0

Copyright © 2025 Texas Instruments Incorporated

备注

基于帧的低功耗模式默认启用。如果在引脚搭接模式下使用 TUSB2E221，则无法禁用此功能。如果需要在引脚搭接模式下禁用基于帧的低功耗模式的器件型号，请联系 *节 11.3*。

8.5 编程

8.5.1 I²C 目标接口

I²C 目标接口支持系统应用处理器访问内部寄存器。该接口的主要功能是启用配置各种 PHY 参数、控制 GPIO 引脚以及启用 USB-BC 功能。TUSB2E221 中继器功能在加电后工作，无需进行 I²C 配置。

TUSB2E221 具有 I²C 7 位目标地址 0x4F。写入的 8 位地址：0x9E 和读取：0x9F。

可以在工厂通过一次性编程更改 I²C 默认目标地址。

I²C 驱动强度可通过 I²C 更改。

表 8-5. 针对 I²C 总线速度、总线上拉电阻和总线电容的建议 I²C 驱动强度

I²C FM+（1MHz 最大值）	I²C 驱动强度 (I_{OL}) 选择			
	I2C 总线上拉 R_{PU}			
C(bus) pF	1kΩ	2.2kΩ	4kΩ	7kΩ
10-50	≅8mA	≅4mA	不适用	不适用
10-90	≅8mA	不适用	不适用	不适用
10-150	不适用	不适用	不适用	不适用
10-200	不适用	不适用	不适用	不适用

I²C FM（400kHz 最大值）	I²C 驱动强度 (I_{OL}) 选择			
	I²C 总线上拉 R_{PU}			
C(bus) pF	1kΩ	2.2kΩ	4kΩ	7kΩ
10-50	≅8mA	≅4mA	≅2mA	不适用
10-90	≅8mA	≅4mA	不适用	不适用
10-150	≅8mA	≅8mA	不适用	不适用
10-200	≅8mA	不适用	不适用	不适用

I²C STD（100kHz 最大）	I²C 驱动强度 (I_{OL}) 选择			
	I²C 总线上拉 R_{PU}			
C(bus) pF	1kΩ	2.2kΩ	4kΩ	7kΩ
10-50	≅8mA	≅4mA	≅2mA	≅1mA
10-90	≅8mA	≅4mA	≅2mA	≅1mA
10-150	≅8mA	≅4mA	≅2mA	≅2mA
10-200	≅8mA	≅4mA	≅2mA	≅2mA



图 8-5. I²C 写入数据

按照以下程序将数据写入 TUSB2E221 I²C 寄存器（请参阅图 8-5）：

1. 控制器通过生成启动条件 (S) 以及 TUSB2E221 7 位地址和一个用以指示写入周期的零值“W/R”位来启动写入操作。
2. TUSB2E221 确认地址周期。
3. 主机提供要写入的 TUSB2E221 中的寄存器偏移，其中包含一个字节的数据，MSB 优先。
4. TUSB2E221 确认子地址周期。
5. 主机提供要写入 I²C 寄存器的数据的第一个字节。
6. TUSB2E221 确认字节传输。
7. 主机可以继续提供要写入的额外字节的数据，每个字节传输都在 TUSB2E221 发出确认后完成。
8. 主机通过生成停止条件 (P) 来终止写入操作。



图 8-6. 不使用重复启动的 I²C 读取

按照以下程序在不重复启动的情况下读取 TUSB2E221 I²C 寄存器（请参阅图 8-6）。

1. 主机通过生成启动条件 (S) 以及 TUSB2E221 7 位地址和一个用以指示读取周期的零值“W/R”位来启动读取操作。
2. TUSB2E221 确认 7 位地址周期。
3. 在确认之后，主机继续发送时钟。
4. TUSB2E221 从寄存器 00h 或上次读取的寄存器偏移 +1 处开始传输存储器寄存器的内容，MSB 优先。如果写入 I²C 寄存器发生在读取之前，则 TUSB2E221 应从写入中指定的寄存器偏移处开始。
5. 在每次字节传输后，TUSB2E221 会等待控制器发出确认 (ACK) 或不确认 (NACK)；I²C 控制器确认接收到传输的每个数据字节。
6. 如果接收到 ACK，则只要控制器提供时钟，TUSB2E221 就会传输下一个数据字节。如果接收到 NAK，则 TUSB2E221 停止提供数据并等待停止条件 (P)。
7. 主机通过生成停止条件 (P) 来终止写入操作。



图 8-7. 使用重复启动的 I²C 读取

按照以下程序通过重复启动来读取 TUSB2E221 I²C 寄存器（请参阅 图 8-7）。

1. 控制器通过生成启动条件 (S) 以及 TUSB2E221 7 位地址和一个用以指示写入周期的零值“W/R”位来启动读取操作。
2. TUSB2E221 确认 7 位地址周期。
3. 主机提供要写入的 TUSB2E221 中的寄存器偏移，其中包含一个字节的数据，MSB 优先。
4. TUSB2E221 确认寄存器偏移周期。

Copyright © 2025 Texas Instruments Incorporated

5. 主机提供重复启动条件 (Sr)。
6. 主机通过生成启动条件 (S) 以及 TUSB2E221 7 位地址和一个用以指示读取周期的 1 值“W/R”位来启动读取操作。
7. TUSB2E221 确认 7 位地址周期。
8. TUSB2E221 从寄存器偏移处开始传输存储器寄存器的内容，MSB 优先。
9. 在每次字节传输后，TUSB2E221 应等待控制器发出确认 (ACK) 或不确认 (NACK)；I²C 控制器确认接收到传输的每个数据字节。
10. 如果接收到 ACK，则只要控制器提供时钟，TUSB2E221 就会传输下一个数据字节。如果接收到 NAK，则 TUSB2E221 停止提供数据并等待停止条件 (P)。
11. 主机通过生成停止条件 (P) 来终止读取操作。



图 8-8. I²C 不带数据写入

按照以下程序为 I²C 读取设置起始子地址（请参阅 图 8-8）。

1. 控制器通过生成启动条件 (S) 以及 TUSB2E221 7 位地址和一个用以指示写入周期的零值“W/R”位来启动写入操作。
2. TUSB2E221 确认地址周期。
3. 主机提供要写入的 TUSB2E221 中的寄存器偏移，其中包含一个字节的数据，MSB 优先。
4. TUSB2E221 确认寄存器偏移周期。
5. 主机通过生成停止条件 (P) 来终止写入操作。

备注

初始上电之后，如果读取过程不包含寄存器偏移（请参阅 图 8-6），则读取从寄存器偏移 00h 开始并通过寄存器逐字节继续，直到 I²C 主机终止读取操作为止。在读取操作期间，无论是否接收到来自 I²C 控制器的 ACK，TUSB2E221 都会自动递增最后一个传输字节的 I²C 内部寄存器地址。



图 8-9. I²C 时序图

8.5.2 寄存器访问协议 (RAP)

TUSB2E221 中的每个中继器通过 eUSB2 支持寄存器访问协议 (RAP) 以允许访问相关寄存器。仅与每个中继器关联的寄存器可通过 RAP 访问。其他中继器或芯片顶层的寄存器不能通过 RAP 访问。

可通过 RAP 访问的寄存器在寄存器映射中用相应的 RAP 地址指示。寄存器子集的默认值是出厂时可编程的，并在寄存器映射中进行了指示。

Copyright © 2025 Texas Instruments Incorporated

9 寄存器映射

9.1 TUSB2E221 寄存器

表 9-1 列出了 TUSB2E221 寄存器的存储器映射寄存器。表 9-1 中未列出的所有寄存器偏移地址都应视为保留的位置，并且不应修改寄存器内容。

表 9-1. TUSB2E221 寄存器

偏移	首字母缩写词	寄存器名称	部分
0h	GPIO0_CONFIG	端口 0 的 RAP 寄存器（写入 = 0h、读取 = 30h）	转到
10h	LOPWR_N_UART_P0		转到
20h	CONFIG_PORT0	端口 0 的 RAP 寄存器（写入 = 20h、读取 = 10h）	转到
30h	U_TX_ADJUST_PORT0	端口 0 的 RAP 寄存器（写入 = 30h、读取 = 0h），默认通过 OTP 设置	转到
31h	U_HS_TX_PRE_EMPHASIS_P0	端口 0 的 RAP 寄存器（写入 = 31h、读取 = 1h），默认通过 OTP 设置	转到
32h	U_RX_ADJUST_PORT0	端口 0 的 RAP 寄存器（写入 = 32h、读取 = 2h），默认通过 OTP 设置	转到
33h	U_DISCONNECT_SQUELCH_PORT0	端口 0 的 RAP 寄存器（写入 = 33h、读取 = 3h），默认通过 OTP 设置	转到
37h	E_HS_TX_PRE_EMPHASIS_P0	端口 0 的 RAP 寄存器（写入 = 37h、读取 = 7h），默认通过 OTP 设置	转到
38h	E_TX_ADJUST_PORT0	端口 0 的 RAP 寄存器（写入 = 38h、读取 = 8h），默认通过 OTP 设置	转到
39h	E_RX_ADJUST_PORT0	端口 0 的 RAP 寄存器（写入 = 39h、读取 = 9h），默认通过 OTP 设置	转到
40h	GPIO1_CONFIG	端口 1 的 RAP 寄存器（写入 = 0h、读取 = 30h）	转到
50h	LOPWR_N_UART_P1		转到
60h	CONFIG_PORT1	端口 1 的 RAP 寄存器（写入 = 20h、读取 = 10h）	转到
70h	U_TX_ADJUST_PORT1	端口 1 的 RAP 寄存器（写入 = 30h、读取 = 0h），默认通过 OTP 设置	转到
71h	U_HS_TX_PRE_EMPHASIS_P1	端口 1 的 RAP 寄存器（写入 = 31h、读取 = 1h），默认通过 OTP 设置	转到
72h	U_RX_ADJUST_PORT1	端口 1 的 RAP 寄存器（写入 = 32h、读取 = 2h），默认通过 OTP 设置	转到
73h	U_DISCONNECT_SQUELCH_PORT1	端口 1 的 RAP 寄存器（写入 = 33h、读取 = 3h），默认通过 OTP 设置	转到
77h	E_HS_TX_PRE_EMPHASIS_P1	端口 1 的 RAP 寄存器（写入 = 37h、读取 = 7h），默认通过 OTP 设置	转到
78h	E_TX_ADJUST_PORT1	端口 1 的 RAP 寄存器（写入 = 38h、读取 = 8h），默认通过 OTP 设置	转到
79h	E_RX_ADJUST_PORT1	端口 1 的 RAP 寄存器（写入 = 39h、读取 = 9h），默认通过 OTP 设置	转到
A3h	INT_STATUS_1		转到
A4h	INT_STATUS_2		转到
B0h	REV_ID		转到
B2h	GLOBAL_CONFIG		转到
B3h	INT_ENABLE_1		转到
B4h	INT_ENABLE_2		转到

Copyright © 2025 Texas Instruments Incorporated

复杂的位访问类型经过编码可适应小型表单元。表 9-2 展示了适用于此部分中访问类型的代码。

表 9-2. TUSB2E221 访问类型代码

访问类型	代码	说明
读取类型		
R	R	读取
RH	R H	读取 由硬件置位或清零
写入类型		
W	W	写入
W1C	W 1C	写入 1 以清零
WtoPH	W toPH	写 脉冲高电平
复位或默认值		
-*n*		复位后的值或默认值

9.1.1 GPIO0_CONFIG 寄存器（偏移 = 0h）[复位 = 00h]

表 9-3 展示了 GPIO0_CONFIG。

返回到汇总表。

表 9-3. GPIO0_CONFIG 寄存器字段说明

位	字段	类型	复位	说明
7	GPIO0_OD_PP	R/W	0h	GPIO0 输出类型 0h = 开漏输出 1h = 推挽输出
6	GPIO0_IN_TRIGGER_TYPE	R/W	0h	GPIO0 中断的输入触发器类型 0h = 边沿触发器输入 1h = 电平触发器输入（INT 输出会反映输入电平状态）
5	GPIO0_DIRECTION	R/W	0h	GPIO0 方向 0h = 输入 1h = 输出
4	GPIO0_INPUT_STATUS	RH	0h	GPIO0 引脚输入的逻辑值 （0 = 低电平，1 = 高电平） 0h = 输入为低电平 1h = 输入为高电平

Copyright © 2025 Texas Instruments Incorporated

表 9-3. GPIO0_CONFIG 寄存器字段说明（续）

位	字段	类型	复位	说明
3-0	GPIO0_OUTPUT_SELECT	R/W	0h	GPIO0 输出选择 0h = 远程唤醒 — 主机中继器正在接收远程唤醒但未看到恢复开始 1h = USB 断开 — 主机中继器正在积极转发 LS/FS 断开。 2h = USB_HS_Unsquelched — 主机中继器在 L0 中看到 USB HS 或在处于复位状态时看到线性调频脉冲 3h = PVTB — 由于 HS 断开，主机中继而主动发送 ESE1。 4h = DEFAULT — 等待配置主机/外设 5h = HOST — 在主机中继器模式下 6h = PERIPHERAL — 在外设中继器模式下 7h = CONNECTED — 中继器已连接，在复位开始时确认看到的连接 8h = RESET — 正在复位，检测到复位为高电平，L0 为低电平 9h = L0 — 完全配置且正在复制数据、保持活动和复位/断开 Ah = L1 — 设备已接收 CM.FS/CM.L1，已停止复制并正在等待唤醒/恢复 Bh = L2 — 器件已接收 CM.L2，已停止复制并正在等待唤醒/恢复。 Ch = GPIO0_HS_TEST — 在 L0 模式下的主机中继器中，接收到 CM.TEST Dh = LOW_OUTPUT — 输出强制设置为静态高电平 Eh = LOW_OUTPUT — 输出强制设置为静态低电平 Fh = OVP — 在 USB DP/DN 上检测到过压（DP/DN 电压 > VOVP_TH）

9.1.2 LOPWR_N_UART_P0 寄存器（偏移 = 10h）[复位 = 50h]

表 9-4 展示了 LOPWR_N_UART_P0。

返回到汇总表。

表 9-4. LOPWR_N_UART_P0 寄存器字段说明

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
7	RESERVED	R	0h		保留
6	HOST_FRAME_LP_EN_P0	RH/W	1h	Y	主机中继器基于帧的低功耗使能 默认通过 OTP 设置 0h = 未启用 1h = 已启用
5	DEVICE_FRAME_LP_EN_P0	RH/W	0h	Y	外设中继器基于帧的低功耗使能 默认通过 OTP 设置 0h = 未启用 1h = 已启用
4	IDLE_LP_EN_P0	RH/W	1h	Y	基于使能响应的低功耗模式使能 默认通过 OTP 设置 0h = 未启用 1h = 已启用
3	UART_GPI_POLARITY_P0	RH/W	0h	Y	选择引脚的极性以启用 UART 模式 默认通过 OTP 设置 0h = 为 1 时 GPIO0 引脚启用 UART 模式 1h =为 0 时 GPIO0 引脚启用 UART 模式
2	UART_DP_PU_EN_P0	RH/W	0h	Y	选择在 UART 模式下是否启用 DP 上拉电阻 默认通过 OTP 设置 0h = 在 UART 模式下禁用 DP 上拉电阻 1h = 在 UART 模式下启用 DP 上拉电阻

Copyright © 2025 Texas Instruments Incorporated

表 9-4. LOPWR_N_UART_P0 寄存器字段说明（续）

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
1	UART_en_by_reg_not_pin_P0	RH/W	0h	Y	选择是通过寄存器还是通过 GPIO0 引脚启用 UART 模式 默认通过 OTP 设置 0h = 选择 UART_mode_en_P0 寄存器来启用 UART 模式 1h = 选择 GPIO0 引脚来启用 UART 模式
0	UART_mode_en_P0	RH/W	0h	Y	如果未选择 GPIO0 来使能 UART 模式，则此寄存器会使能 UART 模式。 默认通过 OTP 设置 0h = 在 eUSB2 和 USB 2.0 引脚之间禁用 UART 模式 1h = 在 eUSB2 和 USB 2.0 引脚之间启用 UART 模式

9.1.3 CONFIG_PORT0 寄存器（偏移 = 20h）[复位 = 00h]

表 9-5 展示了 CONFIG_PORT0。

返回到汇总表。

表 9-5. CONFIG_PORT0 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R/W	0h	保留
6-5	RESERVED	R	0h	保留
4-3	HOST_DEVICE_P0	RH	0h	端口 0 配置为主机中继器或设备中继器 0h = 未配置 1h = 主机中继器 2h = 设备中继器 3h =保留
2-1	RESERVED	R	0h	保留
0	CDP_2_STATUS_P0	RH	0h	如果 CDP_2_EN_P0 = 1，则在端口 0 上检测到主要检测 0h = 检测到 CDP 主要检测 1h = 未检测到 CDP 主要检测

9.1.4 U_TX_ADJUST_PORT0 寄存器（偏移 = 30h）[复位 = 77h]

表 9-6 展示了 U_TX_ADJUST_PORT0。

返回到汇总表。

可通过该寄存器的出厂可编程 OTP 覆盖硬件默认值。

表 9-6. U_TX_ADJUST_PORT0 寄存器字段说明

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
7-6	U_HS_TERM_P0	RH/W	1h	Y	Z_{HSTERM} 调整 USB HS 端接调整（-5% 至 10%，步长为 5%） 默认通过 OTP 设置 0h = 42.75Ω（典型值） 1h = 45Ω（典型值）（硬件默认值） 2h = 47.25Ω（典型值） 3h = 49.5Ω（典型值）

Copyright © 2025 Texas Instruments Incorporated

表 9-6. U_TX_ADJUST_PORT0 寄存器字段说明（续）

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
5-4	U_HS_TX_SLEW_RATE_P0	RH/W	3h	Y	T_{HSR} 调整 USB HS TX 压摆率 (350ps - 575ps) 默认通过 OTP 设置 0h = 350ps（典型值） 1h = 425ps（典型值） 2h = 500ps（典型值） 3h = 575ps（典型值）（硬件默认值）
3-0	U_HS_TX_AMPLITUDE_P0	RH/W	7h	Y	V_{EHSOD} 调整 USB HS TX 振幅，测量的峰峰值 USB 2.0 规范标称值为 800mV （-7.5% 至 30%，步长为 2.5%） 默认通过 OTP 设置 此设置在线性调频脉冲 J (VCHIRPJ) 或线性调频脉冲 K (VCHIRPK) 期间对振幅没有影响 0h = 800mV - 7.5%，740mV（典型值） 1h = 800mV - 5.0%，760mV（典型值） 2h = 800mV - 2.5%，780mV（典型值） 3h = 800mV（USB 2.0 规范标称值），800mV（典型值）（硬件默认值） 4h = 800mV + 2.5%，820mV（典型值） 5h = 800mV + 5.0%，840mV（典型值） 6h = 800mV + 7.5%，860mV（典型值） 7h = 800mV + 10%，880mV（典型值） 8h = 800mV + 12.5%，900mV（典型值） 9h = 800mV + 15%，920mV（典型值） Ah = 800mV + 17.5%，940mV（典型值） Bh = 800mV + 20%，960mV（典型值） Ch = 800mV + 22.5%，980mV（典型值） Dh = 800mV + 25%，1000mV（典型值） Eh = 800mV + 27.5%，1020mV（典型值） Fh = 800mV + 30%，1040mV（典型值）

9.1.5 U_HS_TX_PRE_EMPHASIS_P0 寄存器（偏移 = 31h）[复位 = 39h]

表 9-7 展示了 U_HS_TX_PRE_EMPHASIS_P0。

返回到汇总表。

可通过该寄存器的出厂可编程 OTP 覆盖硬件默认值。

表 9-7. U_HS_TX_PRE_EMPHASIS_P0 寄存器字段说明

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
7	RESERVED	RH/W	0h		保留
6	CDP_1_EN_P0	RH/W	0h	Y	在端口 0 上使用方法 1 启用 CDP 默认通过 OTP 设置 0h = 不启用使用方法 1 的 CDP（硬件默认值） 1h = 启用使用方法 1 的 CDP

Copyright © 2025 Texas Instruments Incorporated

表 9-7. U_HS_TX_PRE_EMPHASIS_P0 寄存器字段说明（续）

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
5-4	U_HS_TX_PE_WIDTH_P0	RH/W	3h	Y	$U2_{TXPE_UI}$ 调整 USB HS TX 预加重宽度 通过 OTP 默认值 0h = 0.35 UI（典型值） 1h = 0.45 UI（典型值） 2h = 0.55 UI（典型值） 3h = 0.65 UI（典型值）（硬件默认值）
3	U_HS_TX_PE_ENABLE_P0	RH/W	1h	Y	USB HS TX 预加重启用 默认通过 OTP 设置 在线性调频脉冲 J (VCHIRPJ) 或线性调频脉冲 K (VCHIRPK) 期间禁用 PE 0h = 禁用（硬件默认值） 1h = 启用
2-0	U_HS_TX_PRE_EMPHASIS_P0	RH/W	1h	Y	$U2_{TXPE}$ 调整 USB HS TX 预加重 (0.5dB-4.0dB) 默认通过 OTP 设置 在线性调频脉冲 J (VCHIRPJ) 或线性调频脉冲 K (VCHIRPK) 期间禁用 PE 0h = 0.5dB（典型值）（硬件默认值） 1h = 0.9dB（典型值） 2h = 1.2dB（典型值） 3h = 1.7dB（典型值） 4h = 2.1dB（典型值） 5h = 2.5dB（典型值） 6h = 3.2dB（典型值） 7h = 4.0dB（典型值）

9.1.6 U_RX_ADJUST_PORT0 寄存器（偏移 = 32h）[复位 = D2h]

表 9-8 展示了 U_RX_ADJUST_PORT0。

返回到汇总表。

可通过该寄存器的出厂可编程 OTP 覆盖硬件默认值。

表 9-8. U_RX_ADJUST_PORT0 寄存器字段说明

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
7-6	i2c_ds_config	RH/W	3h	Y	I^2C 开漏输出驱动强度选择 这应通过 I^2C 进行设置。（仅当启用中继器 0 时，才能通过 RAP 设置引脚） 默认通过 OTP 设置 0h = 约为 1mA（典型值） 1h = 约为 2mA（典型值） 2h = 约为 4mA（典型值） 3h = 约为 8mA（典型值）（硬件默认值）
5-4	RESERVED	RH/W	1h		保留
3	RESERVED	RH/W	0h		保留

Copyright © 2025 Texas Instruments Incorporated

表 9-8. U_RX_ADJUST_PORT0 寄存器字段说明（续）

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
2-0	U_EQ_P0	RH/W	2h	Y	EQ_{UHS} 调整 USB RX 均衡器控制 (0-3.35dB) 默认通过 OTP 设置 0h = 0.06dB (typical)（硬件默认值） 1h = 0.58dB（典型值） 2h = 1.09dB（典型值） 3h = 1.56dB（典型值） 4h = 2.26dB（典型值） 5h = 2.67dB（典型值） 6h = 3.03dB（典型值） 7h = 3.35dB（典型值）

9.1.7 U_DISCONNECT_SQUELCH_PORT0 寄存器（偏移 = 33h）[复位 = 74h]

表 9-9 展示了 U_DISCONNECT_SQUELCH_PORT0。

返回到汇总表。

可通过该寄存器的出厂可编程 OTP 覆盖硬件默认值。

表 9-9. U_DISCONNECT_SQUELCH_PORT0 寄存器字段说明

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
7-4	U_DISCONNECT_THRESHOLD_P0	RH/W	7h	Y	V_{HSDSC} 调整 USB 最小 HS 主机断开阈值 （0% 至 +57%，步长约为 3.7%） 默认通过 OTP 设置 0h = 525mV（最小值），0%（硬件默认值） 1h = 545mV（最小值），+4% 2h = 565mV（最小值），+8% 3h = 585mV（最小值），+11% 4h = 605mV（最小值），+15% 5h = 625mV（最小值），+19% 6h = 645mV（最小值），+23% 7h = 665mV（最小值），+27% 8h = 685mV（最小值），+31% 9h = 705mV（最小值），+34% Ah = 725mV（最小值），+38% Bh = 745mV（最小值），+42% Ch = 765mV（最小值），+46% Dh = 785mV（最小值），+50% Eh = 805mV（最小值），+53% Fh = 825mV（最小值），+57%
3	RESERVED	RH/W	0h		保留

Copyright © 2025 Texas Instruments Incorporated

表 9-9. U_DISCONNECT_SQUELCH_PORT0 寄存器字段说明（续）

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
2-0	U_SQUELCH_THRESHOLD_P0	RH/W	4h	Y	V_{HSSQ} 调整 USB 静噪检测最小阈值（+30% 至 -15%，步长约为 6.5%） 默认通过 OTP 设置 0h = 130mV（最小值），+30% 1h = 124mV（最小值），+24% 2h = 117mV（最小值），+17% 3h = 111mV（最小值），+11% 4h = 104mV（最小值），+4%（硬件默认值） 5h = 98mV（最小值），-2% 6h = 91mV（最小值），-9% 7h = 85mV（最小值），-15%

9.1.8 E_HS_TX_PRE_EMPHASIS_P0 寄存器（偏移 = 37h）[复位 = 40h]

表 9-10 展示了 E_HS_TX_PRE_EMPHASIS_P0。

返回到汇总表。

可通过该寄存器的出厂可编程 OTP 覆盖硬件默认值。

表 9-10. E_HS_TX_PRE_EMPHASIS_P0 寄存器字段说明

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
7-5	E_HS_TX_PRE_EMPHASIS_P0	RH/W	2h	Y	E_{TXPE} 调整 eUSB2 HS TX 预加重 0dB-3.86dB 默认通过 OTP 设置 0h = 0dB（典型值）（硬件默认值） 1h = 0.67dB（典型值） 2h = 1.29dB（典型值） 3h = 1.87dB（典型值） 4h = 2.41dB（典型值） 5h = 2.92dB（典型值） 6h = 3.41dB（典型值） 7h = 3.86dB（典型值）
4-3	E_HS_TX_PE_WIDTH_P0	RH/W	0h	Y	E_{TXPE_UI} 调整 eUSB2 HS TX 预加重宽度 默认通过 OTP 设置 0h = 0.35 UI（典型值）（硬件默认值） 1h = 0.45 UI（典型值） 2h = 0.55 UI（典型值） 3h = 0.65 UI（典型值）
2	RESERVED	RH/W	0h		保留
1	RESERVED	RH/W	0h		保留
0	RESERVED	R	0h		

9.1.9 E_TX_ADJUST_PORT0 寄存器（偏移 = 38h）[复位 = 0Ch]

表 9-11 展示了 E_TX_ADJUST_PORT0。

返回到汇总表。

可通过该寄存器的出厂可编程 OTP 覆盖硬件默认值。

Copyright © 2025 Texas Instruments Incorporated

表 9-11. E_TX_ADJUST_PORT0 寄存器字段说明

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
7-6	RESERVED	RH/W	0h		保留
5	RESERVED	RH/W	0h		保留
4-3	E_HS_TX_SLEW_RATE_P0	RH/W	1h	Y	T_{EHSRF} 调整 eUSB2 HS TX 压摆率 390ps - 540ps 默认通过 OTP 设置 0h = 390ps（典型值） 1h = 440ps（典型值）（硬件默认值） 2h = 490ps（典型值） 3h = 540ps（典型值）
2-0	E_HS_TX_AMPLITUDE_P0	RH/W	4h	Y	V_{EHSOD} 调整 eUSB2 HS TX 振幅 360mV 至 500mV（峰峰值） 默认通过 OTP 设置 0h = 360mV（典型值） 1h = 380mV（典型值） 2h = 400mV（典型值） 3h = 420mV（典型值）（硬件默认值） 4h = 440mV（典型值） 5h = 460mV（典型值） 6h = 480mV（典型值） 7h = 500mV（典型值）

9.1.10 E_RX_ADJUST_PORT0 寄存器（偏移 = 39h）[复位 = 62h]

表 9-12 展示了 E_RX_ADJUST_PORT0。

返回到汇总表。

可通过该寄存器的出厂可编程 OTP 覆盖硬件默认值。

表 9-12. E_RX_ADJUST_PORT0 寄存器字段说明

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
7	RESERVED	RH/W	0h		保留
6-4	E_SQUELCH_THRESHOLD_P0	RH/W	6h	Y	V_{EHSSQ} 调整 eUSB2 HS 静噪检测阈值 默认通过 OTP 设置 0h = 104mV（典型值） 1h = 101mV（典型值） 2h = 98mV（典型值） 3h = 90mV（典型值） 4h = 81mV（典型值） 5h = 73mV（典型值） 6h = 67mV（典型值）（硬件默认值） 7h = 60mV（典型值）

Copyright © 2025 Texas Instruments Incorporated

表 9-12. E_RX_ADJUST_PORT0 寄存器字段说明（续）

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
3-0	E_EQ_P0	RH/W	2h	Y	EQ_{EHS} 调整 eUSB2 RX 均衡器控制 默认通过 OTP 设置 0h = 0.34dB（典型值）（硬件默认值） 1h = 0.71dB（典型值） 2h = 1.02dB（典型值） 3h = 1.36dB（典型值） 4h = 1.64dB（典型值） 5h = 1.94dB（典型值） 6h = 2.19dB（典型值） 7h = 2.45dB（典型值） 8h = 2.69dB（典型值） 9h = 2.93dB（典型值） Ah = 3.13dB（典型值） Bh = 3.35dB（典型值） Ch = 3.53dB（典型值） Dh = 3.72dB（典型值） Eh = 3.89dB（典型值） Fh = 4.07dB（典型值）

9.1.11 GPIO1_CONFIG 寄存器（偏移 = 40h）[复位 = 00h]

表 9-13 展示了 GPIO1_CONFIG。

返回到汇总表。

表 9-13. GPIO1_CONFIG 寄存器字段说明

位	字段	类型	复位	说明
7	GPIO1_OD_PP	R/W	0h	GPIO1 输出类型选择 0h = 开漏输出 1h = 推挽输出
6	GPIO1_IN_TRIGGER_TYPE	R/W	0h	中断的 GPIO1 输入触发器类型选择 0h = 边沿触发器输入 1h = 电平触发器输入（INT 输出会反映输入电平状态）
5	GPIO1_DIRECTION	R/W	0h	GPIO1 方向选择 0h = 输入 1h = 输出
4	GPIO1_INPUT_STATUS	RH	0h	GPIO1 引脚输入状态的逻辑值 （0 = 低电平，1 =高电平） 0h = 输入为低电平 1h = 输入为高电平

Copyright © 2025 Texas Instruments Incorporated

表 9-13. GPIO1_CONFIG 寄存器字段说明（续）

位	字段	类型	复位	说明
3-0	GPIO1_OUTPUT_SELECT	R/W	0h	GPIO1 输出选择 0h = 远程唤醒 — 主机中继器正在接收远程唤醒但未看到恢复开始 1h = USB 断开 — 主机中继器正在积极转发 LS/FS 断开。 2h = USB_HS_Unsquelched — 主机中继器在 L0 中看到 USB HS 或在处于复位状态时看到线性调频脉冲 3h = PVTB — 由于 HS 断开，主机中继而主动发送 ESE1。 4h = DEFAULT — 等待配置主机/外设 5h = HOST — 在主机中继器模式下 6h = PERIPHERAL — 在外设中继器模式下 7h = CONNECTED — 中继器已连接，在复位开始时确认看到的连接 8h = RESET — 正在复位，检测到复位为高电平，L0 为低电平 9h = L0 — 完全配置且正在复制数据、保持活动和复位/断开 Ah = L1 — 设备已接收 CM.FS/CM.L1，已停止复制并正在等待唤醒/恢复 Bh = L2 — 器件已接收 CM.L2，已停止复制并正在等待唤醒/恢复。 Ch = GPIO1_HS_TEST — 在 L0 模式下的主机中继器中，接收到 CM.TEST Dh = LOW_OUTPUT — 输出强制设置为静态高电平 Eh = LOW_OUTPUT — 输出强制设置为静态低电平 Fh = OVP — 在 USB DP/DN 上检测到过压（DP/DN 电压 > VOVP_TH）

9.1.12 LOPWR_N_UART_P1 寄存器（偏移 = 50h）[复位 = 50h]

表 9-14 展示了 LOPWR_N_UART_P1。

返回到汇总表。

表 9-14. LOPWR_N_UART_P1 寄存器字段说明

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
7	RESERVED	R	0h		
6	HOST_FRAME_LP_EN_P1	RH/W	1h	Y	主机中继器基于帧的低功耗使能 默认通过 OTP 设置 0h = 未启用 1h = 已启用
5	DEVICE_FRAME_LP_EN_P1	RH/W	0h	Y	外设中继器基于帧的低功耗使能 默认通过 OTP 设置 0h = 未启用 1h = 已启用
4	IDLE_LP_EN_P1	RH/W	1h	Y	基于使能响应的低功耗模式使能 默认通过 OTP 设置 0h = 未启用 1h = 已启用
3	UART_GPI_POLARITY_P1	RH/W	0h	Y	选择引脚的极性以启用 UART 模式 默认通过 OTP 设置 0h = 为 1 时 GPIO1 引脚启用 UART 模式 1h =为 0 时 GPIO1 引脚启用 UART 模式
2	UART_DP_PU_EN_P1	RH/W	0h	Y	选择在 UART 模式下是否启用 DP 上拉电阻 默认通过 OTP 设置 0h = 在 UART 模式下禁用 DP 上拉电阻 1h = 在 UART 模式下启用 DP 上拉电阻

Copyright © 2025 Texas Instruments Incorporated

表 9-14. LOPWR_N_UART_P1 寄存器字段说明（续）

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
1	UART_en_by_reg_not_pin_P1	RH/W	0h	Y	选择是通过寄存器还是通过 GPIO1 引脚启用 UART 模式 默认通过 OTP 设置 0h = 选择 UART_mode_en_P1 寄存器来启用 UART 模式 1h = 选择 GPIO1 引脚来启用 UART 模式
0	UART_mode_en_P1	RH/W	0h	Y	如果未选择 GPIO1 来使能 UART 模式，则此寄存器会使能 UART 模式。 默认通过 OTP 设置 0h = 在 eUSB2 和 USB 2.0 引脚之间禁用 UART 模式 1h = 在 eUSB2 和 USB 2.0 引脚之间启用 UART 模式

9.1.13 CONFIG_PORT1 寄存器（偏移 = 60h）[复位 = 00h]

表 9-15 展示了 CONFIG_PORT1。

返回到汇总表。

表 9-15. CONFIG_PORT1 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R/W	0h	保留
6-5	RESERVED	R	0h	保留
4-3	HOST_DEVICE_P1	RH	0h	端口 1 配置为主机中继器或设备中继器 0h = 未配置 1h = 主机中继器 2h = 设备中继器 3h = 保留
2-1	RESERVED	R	0h	保留
0	CDP_2_STATUS_P1	RH	0h	如果 CDP_2_EN_P1=1，则在端口 1 上检测到主要检测 0h = 检测到 CDP 主要检测 1h = 未检测到 CDP 主要检测

9.1.14 U_TX_ADJUST_PORT1 寄存器（偏移 = 70h）[复位 = 77h]

表 9-16 展示了 U_TX_ADJUST_PORT1。

返回到汇总表。

可通过该寄存器的出厂可编程 OTP 覆盖硬件默认值。

表 9-16. U_TX_ADJUST_PORT1 寄存器字段说明

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
7-6	U_HS_TERM_P1	RH/W	1h	Y	Z_{HSTERM} 调整 USB HS 端接调整（-5% 至 10%，步长为 5%） 默认通过 OTP 设置 0h = 42.75Ω（典型值） 1h = 45Ω（典型值）（硬件默认值） 2h = 47.25Ω（典型值） 3h = 49.5Ω（典型值）

Copyright © 2025 Texas Instruments Incorporated

表 9-16. U_TX_ADJUST_PORT1 寄存器字段说明（续）

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
5-4	U_HS_TX_SLEW_RATE_P1	RH/W	3h	Y	T_{HSR} 调整 USB HS TX 压摆率 (350ps - 575ps) 默认通过 OTP 设置 0h = 350ps（典型值） 1h = 425ps（典型值） 2h = 500ps（典型值） 3h = 575ps（典型值）（硬件默认值）
3-0	U_HS_TX_AMPLITUDE_P1	RH/W	7h	Y	V_{EHSOD} 调整 USB HS TX 振幅，测量的峰峰值 USB 2.0 规范标称值为 800mV （-7.5% 至 30%，步长为 2.5%） 默认通过 OTP 设置 此设置在线性调频脉冲 J (VCHIRPJ) 或线性调频脉冲 K (VCHIRPK) 期间对振幅没有影响 0h = 800mV - 7.5%，740mV（典型值） 1h = 800mV - 5.0%，760mV（典型值） 2h = 800mV - 2.5%，780mV（典型值） 3h = 800mV（USB 2.0 规范标称值），800mV（典型值）（硬件默认值） 4h = 800mV + 2.5%，820mV（典型值） 5h = 800mV + 5.0%，840mV（典型值） 6h = 800mV + 7.5%，860mV（典型值） 7h = 800mV + 10%，880mV（典型值） 8h = 800mV + 12.5%，900mV（典型值） 9h = 800mV + 15%，920mV（典型值） Ah = 800mV + 17.5%，940mV（典型值） Bh = 800mV + 20%，960mV（典型值） Ch = 800mV + 22.5%，980mV（典型值） Dh = 800mV + 25%，1000mV（典型值） Eh = 800mV + 27.5%，1020mV（典型值） Fh = 800mV + 30%，1040mV（典型值）

9.1.15 U_HS_TX_PRE_EMPHASIS_P1 寄存器（偏移 = 71h）[复位 = 39h]

表 9-17 展示了 U_HS_TX_PRE_EMPHASIS_P1。

返回到汇总表。

可通过该寄存器的出厂可编程 OTP 覆盖硬件默认值。

表 9-17. U_HS_TX_PRE_EMPHASIS_P1 寄存器字段说明

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
7	RESERVED	RH/W	0h		保留
6	CDP_1_EN_P1	RH/W	0h	Y	在端口 1 上启用使用方法 1 的 CDP 默认通过 OTP 设置 0h = 不启用使用方法 1 的 CDP（硬件默认值） 1h = 启用使用方法 1 的 CDP

Copyright © 2025 Texas Instruments Incorporated

表 9-17. U_HS_TX_PRE_EMPHASIS_P1 寄存器字段说明（续）

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
5-4	U_HS_TX_PE_WIDTH_P1	RH/W	3h	Y	U2_TXPE_UI USB HS TX 预加重宽度 默认通过 OTP 设置 0h = 0.35 UI（典型值） 1h = 0.45 UI（典型值） 2h = 0.55 UI（典型值） 3h = 0.65 UI（典型值）（硬件默认值）
3	U_HS_TX_PE_ENABLE_P1	RH/W	1h	Y	USB HS TX 预加重启用 默认通过 OTP 设置 在线性调频脉冲 J (VCHIRPJ) 或线性调频脉冲 K (VCHIRPK) 期间禁用 PE 0h = 禁用（硬件默认值） 1h = 启用
2-0	U_HS_TX_PRE_EMPHASIS_P1	RH/W	1h	Y	U2_TXPE USB HS TX 预加重 (0.5dB-4.0dB) 默认通过 OTP 设置 在线性调频脉冲 J (VCHIRPJ) 或线性调频脉冲 K (VCHIRPK) 期间禁用 PE 0h = 0.5dB（典型值）（硬件默认值） 1h = 0.9dB（典型值） 2h = 1.2dB（典型值） 3h = 1.7dB（典型值） 4h = 2.1dB（典型值） 5h = 2.5dB（典型值） 6h = 3.2dB（典型值） 7h = 4.0dB（典型值）

9.1.16 U_RX_ADJUST_PORT1 寄存器（偏移 = 72h）[复位 = 92h]

表 9-18 展示了 U_RX_ADJUST_PORT1。

返回到汇总表。

可通过该寄存器的出厂可编程 OTP 覆盖硬件默认值。

表 9-18. U_RX_ADJUST_PORT1 寄存器字段说明

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
7-6	gpio_ds_config	RH/W	2h	Y	GPIOx 和 INT 开漏输出驱动强度选择 此项旨在通过 I^2C 进行设置。（仅当启用中继器 1 时，才能通过 RAP 设置引脚） 默认通过 OTP 设置 0h = 约为 1mA（典型值） 1h = 约为 2mA（典型值） 2h = 约为 4mA（典型值）（硬件默认值） 3h = 约为 8mA（典型值）
5-4	RESERVED	RH/W	1h		保留
3	RESERVED	RH/W	0h		保留

Copyright © 2025 Texas Instruments Incorporated

表 9-18. U_RX_ADJUST_PORT1 寄存器字段说明（续）

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
2-0	U_EQ_P1	RH/W	2h	Y	EQ_{UHS} 调整 USB RX 均衡器控制 (0-3.35dB) 默认通过 OTP 设置 0h = 0.06dB (typical)（硬件默认值） 1h = 0.58dB（典型值） 2h = 1.09dB（典型值） 3h = 1.56dB（典型值） 4h = 2.26dB（典型值） 5h = 2.67dB（典型值） 6h = 3.03dB（典型值） 7h = 3.35dB（典型值）

9.1.17 U_DISCONNECT_SQUELCH_PORT1 寄存器（偏移 = 73h）[复位 = 74h]

表 9-19 展示了 U_DISCONNECT_SQUELCH_PORT1。

返回到汇总表。

可通过该寄存器的出厂可编程 OTP 覆盖硬件默认值。

表 9-19. U_DISCONNECT_SQUELCH_PORT1 寄存器字段说明

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
7-4	U_DISCONNECT_THRESHOLD_P1	RH/W	7h	Y	V_{HSDSC} 调整 USB 最小 HS 主机断开阈值 （0% 至 +57%，步长约为 3.7%） 默认通过 OTP 设置 0h = 525mV（最小值），0%（硬件默认值） 1h = 545mV（最小值），+4% 2h = 565mV（最小值），+8% 3h = 585mV（最小值），+11% 4h = 605mV（最小值），+15% 5h = 625mV（最小值），+19% 6h = 645mV（最小值），+23% 7h = 665mV（最小值），+27% 8h = 685mV（最小值），+31% 9h = 705mV（最小值），+34% Ah = 725mV（最小值），+38% Bh = 745mV（最小值），+42% Ch = 765mV（最小值），+46% Dh = 785mV（最小值），+50% Eh = 805mV（最小值），+53% Fh = 825mV（最小值），+57%
3	RESERVED	RH/W	0h		保留

Copyright © 2025 Texas Instruments Incorporated

表 9-19. U_DISCONNECT_SQUELCH_PORT1 寄存器字段说明（续）

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
2-0	U_SQUELCH_THRESHOLD_P1	RH/W	4h	Y	V_{HSSQ} 调整 USB 静噪检测最小阈值（+30% 至 -15%，步长约为 6.5%） 默认通过 OTP 设置 0h = 130mV（最小值），+30% 1h = 124mV（最小值），+24% 2h = 117mV（最小值），+17% 3h = 111mV（最小值），+11% 4h = 104mV（最小值），+4%（硬件默认值） 5h = 98mV（最小值），-2% 6h = 91mV（最小值），-9% 7h = 85mV（最小值），-15%

9.1.18 E_HS_TX_PRE_EMPHASIS_P1 寄存器（偏移 = 77h）[复位 = 40h]

表 9-20 展示了 E_HS_TX_PRE_EMPHASIS_P1。

返回到汇总表。

可通过该寄存器的出厂可编程 OTP 覆盖硬件默认值。

表 9-20. E_HS_TX_PRE_EMPHASIS_P1 寄存器字段说明

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
7-5	E_HS_TX_PRE_EMPHASIS_P1	RH/W	2h	Y	E_{TXPE} 调整 eUSB2 HS TX 预加重 0dB-3.86dB 默认通过 OTP 设置 0h = 0dB（典型值）（硬件默认值） 1h = 0.67dB（典型值） 2h = 1.29dB（典型值） 3h = 1.87dB（典型值） 4h = 2.41dB（典型值） 5h = 2.92dB（典型值） 6h = 3.41dB（典型值） 7h = 3.86dB（典型值）
4-3	E_HS_TX_PE_WIDTH_P1	RH/W	0h	Y	E_{TXPE_UI} 调整 eUSB2 HS TX 预加重宽度 默认通过 OTP 设置 0h = 0.35 UI（典型值）（硬件默认值） 1h = 0.45 UI（典型值） 2h = 0.55 UI（典型值） 3h = 0.65 UI（典型值）
2	RESERVED	RH/W	0h		保留
1	RESERVED	RH/W	0h		保留
0	RESERVED	RH/W	0h		保留
0	RESERVED	RH/W	0h		保留

9.1.19 E_TX_ADJUST_PORT1 寄存器（偏移 = 78h）[复位 = 0Ch]

表 9-21 展示了 E_TX_ADJUST_PORT1。

返回到汇总表。

Copyright © 2025 Texas Instruments Incorporated

可通过该寄存器的出厂可编程 OTP 覆盖硬件默认值。

表 9-21. E_TX_ADJUST_PORT1 寄存器字段说明

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
7-6	RESERVED	RH/W	0h		保留
5	RESERVED	RH/W	0h		保留
4-3	E_HS_TX_SLEW_RATE_P1	RH/W	1h	Y	T_{EHSRF} 调整 eUSB2 HS TX 压摆率 390ps - 540ps 默认通过 OTP 设置 0h = 390ps（典型值） 1h = 440ps（典型值）（硬件默认值） 2h = 490ps（典型值） 3h = 540ps（典型值）
2-0	E_HS_TX_AMPLITUDE_P1	RH/W	4h	Y	V_{EHSOD} 调整 eUSB2 HS TX 振幅 360mV 至 500mV（峰峰值） 默认通过 OTP 设置 0h = 360mV（典型值） 1h = 380mV（典型值） 2h = 400mV（典型值） 3h = 420mV（典型值）（硬件默认值） 4h = 440mV（典型值） 5h = 460mV（典型值） 6h = 480mV（典型值） 7h = 500mV（典型值）

9.1.20 E_RX_ADJUST_PORT1 寄存器（偏移 = 79h）[复位 = 62h]

表 9-22 展示了 E_RX_ADJUST_PORT1。

返回到汇总表。

可通过该寄存器的出厂可编程 OTP 覆盖硬件默认值。

表 9-22. E_RX_ADJUST_PORT1 寄存器字段说明

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
7	RESERVED	RH/W	0h		保留
6-4	E_SQUELCH_THRESHOLD_P1	RH/W	6h	Y	V_{EHSSQ} 调整 eUSB2 HS 静噪检测阈值 默认通过 OTP 设置 0h = 104mV（典型值） 1h = 101mV（典型值） 2h = 98mV（典型值） 3h = 90mV（典型值） 4h = 81mV（典型值） 5h = 73mV（典型值） 6h = 67mV（典型值）（硬件默认值） 7h = 60mV（典型值）

Copyright © 2025 Texas Instruments Incorporated

表 9-22. E_RX_ADJUST_PORT1 寄存器字段说明（续）

位	字段	类型	复位	OTP 中的默认值（是/否）	说明
3-0	E_EQ_P1	RH/W	2h	Y	EQ_{EHS} 调整 eUSB2 RX 均衡器控制 默认通过 OTP 设置 0h = 0.34dB（典型值）（硬件默认值） 1h = 0.71dB（典型值） 2h = 1.02dB（典型值） 3h = 1.36dB（典型值） 4h = 1.64dB（典型值） 5h = 1.94dB（典型值） 6h = 2.19dB（典型值） 7h = 2.45dB（典型值） 8h = 2.69dB（典型值） 9h = 2.93dB（典型值） Ah = 3.13dB（典型值） Bh = 3.35dB（典型值） Ch = 3.53dB（典型值） Dh = 3.72dB（典型值） Eh = 3.89dB（典型值） Fh = 4.07dB（典型值）

9.1.21 INT_STATUS_1 寄存器（偏移 = A3h）[复位 = 00h]

表 9-23 展示了 INT_STATUS_1。

返回到汇总表。

表 9-23. INT_STATUS_1 寄存器字段说明

位	字段	类型	复位	说明
7	INT_GPIO1_RISING_EDGE	R/W1C	0h	GPIO1 上升沿使能 0h = 无中断 1h = 中断
6	INT_GPIO1_FALLING_EDGE	R/W1C	0h	GPIO1 下降沿使能 0h = 无中断 1h = 中断
5	INT_GPIO0_RISING_EDGE	R/W1C	0h	GPIO0 上升沿使能 0h = 无中断 1h = 中断
4	INT_GPIO0_FALLING_EDGE	R/W1C	0h	GPIO0 下降沿使能 0h = 无中断 1h = 中断
3	INT_USB_REMOTE_WAKE_P1	R/W1C	0h	USB 端口 1 上的远程唤醒事件检测 0h = 无中断 1h = 中断
2	INT_USB_DISCONNECT_P1	R/W1C	0h	端口 1 上已发生断开事件 0h = 无中断 1h = 中断
1	INT_USB_REMOTE_WAKE_P0	R/W1C	0h	USB 端口 0 上的远程唤醒事件检测 0h = 无中断 1h = 中断
0	INT_USB_DISCONNECT_P0	R/W1C	0h	端口 0 上已发生断开事件 0h = 无中断 1h = 中断

Copyright © 2025 Texas Instruments Incorporated

9.1.22 INT_STATUS_2 寄存器（偏移 = A4h）[复位 = 00h]

表 9-24 展示了 INT_STATUS_2。

返回到汇总表。

表 9-24. INT_STATUS_2 寄存器字段说明

位	字段	类型	复位	说明
7-4	RESERVED	R	0h	保留
3	INT_USB_DET_ATTACH_P1	R/W1C	0h	端口 1 上已发生设备连接事件 0h = 无中断 1h = 中断
2	INT_USB_DET_ATTACH_P0	R/W1C	0h	端口 0 上已发生设备连接事件 0h = 无中断 1h = 中断
1	INT_USB_OVP_P1	R/W1C	0h	端口 1 上发生过压情况（DP/DN 电压 > V_{OVP_TH}） 0h = 无中断 1h =中断
0	INT_USB_OVP_P0	R/W1C	0h	端口 0 上发生过压情况（DP/DN 电压 > V_{OVP_TH}） 0h = 无中断 1h =中断

9.1.23 REV_ID 寄存器（偏移 = B0h）[复位 = 03h]

表 9-25 展示了 REV_ID。

返回到汇总表。

表 9-25. REV_ID 寄存器字段说明

位	字段	类型	复位	说明
7-0	REV_ID	RH	3h	器件修订版本。 4h = 器件修订版本 4

9.1.24 GLOBAL_CONFIG 寄存器（偏移 = B2h）[复位 = 00h]

表 9-26 展示了 GLOBAL_CONFIG。

返回到汇总表。

表 9-26. GLOBAL_CONFIG 寄存器字段说明

位	字段	类型	复位	说明
7	SOFT_RST	WtoPH	0h	向该字段写 1 相当于将 RESETB 脉冲置为低电平
6	DISABLE_P1	R/W	0h	禁用模式中继器 1（I^2C 将保持活动状态） （如果端口未断开，请等待断开事件禁用中继器） 0h = 启用中继器 1h = 禁用中继器
5	DISABLE_P0	R/W	0h	禁用模式中继器 0（I^2C 将保持活动状态） （如果端口未断开，请等待断开事件禁用中继器） 0h = 启用中继器 1h = 禁用中继器
4	INT_OUT_TYPE	R/W	0h	INT 输出类型 开漏模式下的 INT 输出驱动强度与 GPIO 设置相同 0h = 开漏 1h = 推挽

Copyright © 2025 Texas Instruments Incorporated

表 9-26. GLOBAL_CONFIG 寄存器字段说明（续）

位	字段	类型	复位	说明
3	INT_POLARITY	R/W	0h	仅推挽模式下的 INT 引脚极性（开漏模式始终为低电平有效） 0h = 高电平有效（仅适用于推挽） 1h = 低电平有效（仅适用于推挽，开漏始终为低电平有效）
2	RESERVED	R/W	0h	保留
1-0	RESERVED	R	0h	保留

9.1.25 INT_ENABLE_1 寄存器（偏移 = B3h）[复位 = 00h]

表 9-27 展示了 INT_ENABLE_1。

返回到汇总表。

表 9-27. INT_ENABLE_1 寄存器字段说明

位	字段	类型	复位	说明
7	GPIO1_RISING_EDGE	R/W	0h	INT_GPIO1_RISING_EDGE 启用。 当 GPIO1_IN_TRIGGER_TYPE = 0（边沿）时，这可以在 GPIO1 的上升沿启用中断。 当 GPIO1_IN_TRIGGER_TYPE = 1（电平）时，这会在 GPIO1 = 高电平时启用中断。 0h = 未启用 1h = 启用
6	GPIO1_FALLING_EDGE	R/W	0h	INT_GPIO1_FALLING_EDGE 启用。 当 GPIO1_IN_TRIGGER_TYPE = 0（边沿）时，这可以在 GPIO1 的下降沿启用中断。 当 GPIO1_IN_TRIGGER_TYPE = 1（电平）时，这会在 GPIO1 = 低电平时启用中断。 0h = 未启用 1h = 启用
5	GPIO0_RISING_EDGE	R/W	0h	INT_GPIO0_RISING_EDGE 启用。 当 GPIO0_IN_TRIGGER_TYPE = 0（边沿）时，这可以在 GPIO0 的上升沿启用中断。 当 GPIO0_IN_TRIGGER_TYPE = 1（电平）时，这会在 GPIO0 = 高电平时启用中断。 0h = 未启用 1h = 启用
4	GPIO0_FALLING_EDGE	R/W	0h	INT_GPIO0_FALLING_EDGE 启用。 当 GPIO0_IN_TRIGGER_TYPE = 0（边沿）时，这可以在 GPIO0 的下降沿启用中断。 当 GPIO0_IN_TRIGGER_TYPE = 1（电平）时，这会在 GPIO0 = 低电平时启用中断。 0h = 未启用 1h = 启用
3	USB_REMOTE_WAKE_P1	R/W	0h	INT_USB_REMOTE_WAKE_P1 启用。 请参阅 L2 状态中断模式 0h = 未启用 1h = 已启用
2	USB_DISCONNECT_P1	R/W	0h	INT_USB_DISCONNECT_P1 启用。 请参阅 L2 状态中断模式 0h = 未启用 1h = 已启用
1	USB_REMOTE_WAKE_P0	R/W	0h	INT_USB_REMOTE_WAKE_P0 启用。 请参阅 L2 状态中断模式 0h = 未启用 1h = 已启用

Copyright © 2025 Texas Instruments Incorporated

表 9-27. INT_ENABLE_1 寄存器字段说明（续）

位	字段	类型	复位	说明
0	USB_DISCONNECT_P0	R/W	0h	INT_USB_DISCONNECT_P0 启用。 请参阅 L2 状态中断模式 0h = 未启用 1h = 已启用

9.1.26 INT_ENABLE_2 寄存器（偏移 = B4h）[复位 = 00h]

表 9-28 展示了 INT_ENABLE_2。

返回到汇总表。

表 9-28. INT_ENABLE_2 寄存器字段说明

位	字段	类型	复位	说明
7	INT_OVERRIDE_EN	R/W	0h	INT 引脚使能 0h = 未启用 1h = 启用
6	INT_VALUE	R/W	0h	当 INT_OVERRIDE = 1 时要在 INT 上驱动的值 INT 输出引脚将指示中断置为有效。引脚会遵循 INT 引脚配置。 在开漏模式下，该引脚为低电平有效，以指示中断有效。在推挽模式下，该引脚遵循低电平/高电平有效配置来指示 INT 置位。 0h = 输出：中断没有被置为有效 1h = 输出：中断被置为有效
5-4	RESERVED	R	0h	保留
3	USB_DETECT_ATTACH_P1	R/W	0h	INT_USB_DET_ATTACH_P1 启用。 在 eDSP 关断时启用器件连接检测 0h = 不启用 1h =启用
2	USB_DETECT_ATTACH_P0	R/W	0h	INT_USB_DET_ATTACH_P0 启用。 在 eDSP 关断时启用器件连接检测 0h = 不启用 1h =启用
1	USB_OVP_P1	R/W	0h	过压端口 1 中断启用 0h = 未启用 1h = 启用
0	USB_OVP_P0	R/W	0h	过压端口 0 中断启用 0h = 未启用 1h = 启用

Copyright © 2025 Texas Instruments Incorporated

10 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

10.1 应用信息

TUSB2E221 可用于主机或外设实现。该模式通过 eUSB2 SoC 进行配置。

10.2 典型应用：双端口系统



图 10-1. 使用 1.8V 和 I²C 的典型双端口系统实现

10.2.1 设计要求

TUSB2E221 支持 eUSB2 规格。eUSB2 SoC 必须符合 eUSB2 规格的要求。

10.2.2 详细设计过程

TUSB2E221 具有多种损耗补偿设置用于实现高速运行，因此请确保所选设置与系统损耗曲线相匹配，以优化抖动性能。USB 2.0 高速眼图测量可用作指南，以确认损耗补偿对于给定系统而言是理想的。

Copyright © 2025 Texas Instruments Incorporated

10.2.2.1 eUSB PHY 设置建议

表 10-1 显示了针对不同 eUSB 长度的建议 eUSB PHY 寄存器设置。

表 10-1. 基于 FR4 长度的建议 eUSB PHY 设置

eUSB PHY 寄存器	2.5 英寸	5 英寸	7.5 英寸	10 英寸
E_EQ_Px	0	2	4	6
E_HS_TX_AMPLITUDE_Px	3	4	5	6
E_HS_PRE_EMPHASIS_Px	0	2	3	4

10.2.3 应用曲线



图 10-2. 典型 USB 2.0 高速眼图

10.3 电源相关建议

10.3.1 加电复位

RESETB 引脚是低电平有效复位引脚，也可用作断电引脚。

TUSB2E221 在 VDD3V3 和 VDD1V8 之间没有电源序列要求。

确保达到最低电源电压的最大 VDD3V3 和 VDD1V8 斜坡时间为 2ms。

当在电源轨生效之前将 RESETB 取消置为高电平时，内部上电复位电路以及外部 RESETB 输入引脚允许进行正确初始化。如果 RESETB 在电源稳定前变为高电平无效，则内部上电复位电路可推迟内部复位，直到电源稳定。

在 RESETB 置为无效且内部生成复位信号和 1ms 的延迟后，将对 CROSS 引脚进行采样和锁存。

在 RESETB 置为无效且在 t_{RH_READY} 之后，TUSB2E221 将会启用并进入默认状态，准备好接受 eUSB2 数据包。每个中继器要么处于主机中继器模式，要么处于设备中继器模式，具体取决于是接收到主机模式启用还是外设模式启用。

Copyright © 2025 Texas Instruments Incorporated

10.4 布局

10.4.1 布局指南

1. 将电源旁路电容器尽可能靠近 VDD1V8 和 VDD3V3 引脚放置，并避免将旁路电容器放置在 eDP/eDN 和 DP/DN 迹线附近。
2. 使用较少的过孔和拐角路由高速 USB 信号可减少信号反射和阻抗变化。当必须使用过孔时，增加过孔周边的间隙尺寸以降低电容。每一过孔均为信号的传输线引入了非连续性，并增加了电路板其他层的干扰几率。在设计双绞线上的测试点时须小心；不推荐穿孔引脚的方式。
3. 当不得不采取 90°弯折走线时，以两个 45°弯折或圆弧形的走线替代单个 90°的弯折。以通过大大减少阻抗不连续性来减少信号迹线上反射。
4. 不要将 USB 迹线布置在晶振、振荡器、时钟信号发生器、开关稳压器、安装孔、磁性器件或使用、复制时钟信号的集成电路 (IC) 以下或靠近这些器件。
5. 避免因高速 USB 信号上的残桩而引起信号的反射。如果残桩无法避免，则残桩必须短于 200mil。
6. 通过连续 GND 平面实现无断高速 USB 信号迹线。
7. 避免层分割中常见的交叉分隔覆铜问题。
8. 由于 USB 具有相关的高频特性，因此所推荐的印刷电路板至少为 4 层；两个信号层划分为接地层及电源层，如图 10-3 所示。



图 10-3. 四层板堆叠

10.4.2 示例布局



图 10-4. WCSP 的示例布局

Copyright © 2025 Texas Instruments Incorporated

11 器件和文档支持

11.1 文档支持

11.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI)，*USB 2.0 电路板设计和布局指南*
- 德州仪器 (TI)，*高速布局指南*
- 德州仪器 (TI)，*高速接口布局指南*

11.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击*通知* 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

11.3 支持资源

TI E2E™ 中文支持论坛是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的使用条款。

11.4 商标

TI E2E™ is a trademark of Texas Instruments.
所有商标均为其各自所有者的财产。

11.5 静电放电警告

静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

11.6 术语表

TI 术语表　　本术语表列出并解释了术语、首字母缩略词和定义。

Copyright © 2025 Texas Instruments Incorporated

12 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision C (March 2025) to Revision D (October 2025)	Page
• 更新了 表 4-1 以提升清晰度，删除了未发布的 OPN	3

Changes from Revision B (November 2024) to Revision C (March 2025)	Page
• 将 VBW (WQFN，20) 封装状态从“预发布”更改为“正在供货”	1
• 添加了禁用基于帧的低功耗 (LP) 模式的器件型号	3
• 更改了可订购器件型号，以便与适当的型号匹配	3

Changes from Revision A (October 2024) to Revision B (November 2024)	Page
• 添加了用于写入的 RAP 地址	30

Changes from Revision * (June 2024) to Revision A (October 2024)	Page
• 将数据表状态从“预告信息”更改为：混合量产	1
• 将 YCG (DSBGA，25) 封装状态从“预发布”更改为“正在供货”	1

13 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

Copyright © 2025 Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TUSB2E2211001YCGR	Active	Production	DSBGA (YCG) | 25	3000 | LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	2E221W2
TUSB2E2211001YCGR.A	Active	Production	DSBGA (YCG) | 25	3000 | LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	2E221W2
TUSB2E2211005VBWR	Active	Production	WQFN-FCRLF (VBW) | 20	3000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	2E2216
TUSB2E2211005VBWR.A	Active	Production	WQFN-FCRLF (VBW) | 20	3000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	2E2216
TUSB2E221I1005VBWR	Active	Production	WQFN-FCRLF (VBW) | 20	3000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	2E2216
TUSB2E221I1005VBWR.A	Active	Production	WQFN-FCRLF (VBW) | 20	3000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	2E2216

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative

and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

REEL DIMENSIONS



TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TUSB2E2211001YCGR	DSBGA	YCG	25	3000	180.0	8.4	2.14	2.14	0.7	4.0	8.0	Q1
TUSB2E2211005VBWR	WQFN-FCRLF	VBW	20	3000	330.0	12.4	3.3	3.3	0.85	8.0	12.0	Q2
TUSB2E221I1005VBWR	WQFN-FCRLF	VBW	20	3000	330.0	12.4	3.3	3.3	0.85	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TUSB2E2211001YCGR	DSBGA	YCG	25	3000	182.0	182.0	20.0
TUSB2E2211005VBWR	WQFN-FCRLF	VBW	20	3000	367.0	367.0	35.0
TUSB2E221I1005VBWR	WQFN-FCRLF	VBW	20	3000	367.0	367.0	35.0

PACKAGE OUTLINE

VBW0020A

WQFN-FCRLF - 0.7 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 25X



SOLDER MASK DETAILS

4230575/B 09/2024

NOTES: (continued)

3. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).



SOLDER PASTE EXAMPLE
BASED ON 0.1 MM THICK STENCIL
SCALE: 25X

4230575/B 09/2024

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

YCG0025

PACKAGE OUTLINE

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



4224054/A 11/2017

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT

YCG0025

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 40X



SOLDER MASK DETAILS
NOT TO SCALE

4224054/A 11/2017

NOTES: (continued)

3. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints.
   See Texas Instruments Literature No. SNVA009 (www.ti.com/lit/snva009).

EXAMPLE STENCIL DESIGN

YCG0025

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



SOLDER PASTE EXAMPLE
BASED ON 0.075 mm THICK STENCIL
SCALE: 40X

4224054/A 11/2017

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 TI 销售条款)、TI 通用质量指南 或 ti.com 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。 除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2025，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月